时钟分频方法---verilog代码

时钟分频方法---verilog代码

本文以SDI播出部分的工程为例，来说明一种时钟分频的写法。SD-SDI工程中播出时钟tx_usrclk为148.5MHz,但tx_video_a_y_in端的数据采样与tx_ce（门控时钟）有关。通过对tx_usrclk时钟进行分频，5clocks---6clocks---5clocks---6clocks，得到tx_ce信号。

verilog代码写法如下：

reg [:]   tx_ce = 'b111;
reg         tx_sd_ce = 'b0;
reg  [:] tx_gen_sd_ce = 'b00000100001;    // Generates 5/6/5/6 cadence SD-SDI TX clock enable
wire        tx_ce_mux;                         // Used to generate the tx_ce signals
//
// TX clock enable generator
//
// sd_ce runs at 27 MHz and is asserted at a 5/6/5/6 cadence
// tx_ce is always 1 for 3G-SDI and HD-SDI and equal to sd_ce for SD-SDI
//
// Create 3 identical but separate copies of the clock enable for loading purposes.
//
always @ (posedge tx_usrclk)
    if (tx_fabric_reset)              //复位信号来源于？
        tx_gen_sd_ce <= 'b00000100001;
    else
        tx_gen_sd_ce <= {tx_gen_sd_ce[:], tx_gen_sd_ce[]};   //此段代码用于产生

always @ (posedge tx_usrclk)
    tx_sd_ce <= tx_gen_sd_ce[];

assign tx_ce_mux = tx_mode == 'b01 ? tx_gen_sd_ce[10] : 1'b1;

always @ (posedge tx_usrclk)
    tx_ce <= { {tx_ce_mux}};

重点关注tx_gen_sd_ce = 11'b00000100001信号，用来生成5/6/5/6序列。

always @ (posedge tx_usrclk)
    if (tx_fabric_reset)              //复位信号来源于？
        tx_gen_sd_ce <= 'b00000100001;
    else
        tx_gen_sd_ce <= {tx_gen_sd_ce[:], tx_gen_sd_ce[]};   //此段代码用于产生

always @ (posedge tx_usrclk)
    tx_sd_ce <= tx_gen_sd_ce[];

每当tx_usrclk上升沿到来时，tx_gen_sd_ce左移一位，最高位移到最低位。tx_sd_ce取tx_gen_sd_ce的最高位，需要注意的是：tx_gen_sd_ce 和tx_sd_ce是同时变化的，都由tx_usrclk上升沿控制。

当tx_gen_sd_ce = 10000100000时，tx_sd_ce为高电平，由此开始，当下一次tx_sd_ce为高电平时，tx_gen_sd_ce = 10000010000需要花费5clocks,当tx_sd_ce再次为高电平时，tx_gen_sd_ce = 10000100000需要花费6clocks，循环下去，由此就产生了5/6/5/6序列。