HSPICE 电平触发D触发器仿真
一、 HSPICE的基本操作过程
- 打开HSPICE程序,通过OPEN打开编写好的网表文件。
- 按下SIMULATE进行网表文件的仿真。
- 按下AVANWAVES查看波形图(仿真结果)。
二、 网表文件结构总结
HSPICE输入文件包括电路标题语句,电路描述语句,分析类型描述语句,输出描述语句,注释语句,结束语句等六部分构成。
电路描述语句:电路元器件,元器件模型,电路的输入激励和源,子电路。
分析类型描述:瞬态分析语句,交流分析语句,直流扫描语句,可选项语句。
三、 在纸上手画D触发器的晶体管级电路

图1-与非门原理图

图2-非门原理图

图3-D触发器原理图
四、 写出D触发器的网表文件
.title inverter
.option post accurate probe
.lib 'D:\hspice2007\model\PTM45nm\nmos90.lib' TT
.lib 'D:\hspice2007\model\PTM45nm\pmos90.lib' TT
V1 1 0 dc=1.8
.SUBCKT feimen 1 0 in out
Mp0 out in 1 1 pmos W=20u L=180n
Mn0 out in 0 0 nmos W=10u L=180n
.ENDS
.SUBCKT yufei 1 0 A B vo
Mp1 vo A 1 1 pmos W=20u L=180n
Mp2 vo B 1 1 pmos W=20u L=180n
Mn1 vo A vn vn nmos W=10u L=180n
Mn2 vn B 0 0 nmos W=10u L=180n
.ENDS
X1 1 0 D 3 feimen
X2 1 0 D CLK 2 yufei
X3 1 0 CLK 3 4 yufei
X4 1 0 2 QF Q yufei
X5 1 0 Q 4 QF yufei
V2 CLK 0 pulse(0 1.8 0.1n 0.1n 0.1n 0.2u 0.4u)
V3 D 0 pulse(0 1.8 0.1n 0.1n 0.1n 1u 2u)
.op
.tran 0.1n 5u
.probe v(CLK) v(D) v(Q) v(QF)
.end
五、 总结书写与非门网表文件中的注意事项
- 注意库文件的引用及模型名称的编写。
- 换行继续应用+号标注。
- 对节点命名时应注意不要有相同的的节点名。
六、 HSPCIE仿真结果
(一)、电平触发D触发器仿真结果图

图4-电平触发D触发器仿真结果
(二)、结论
电平D触发器在CLK=1期间输出Q与输入D的状态相同,当CLK变为低电平以后,触发器将保持CLK变为低电平之前的状态。触发器特性表如表1所示。
表1-电平触发D触发器的特性表
| CLK | D | Q | Q* |
|---|---|---|---|
| 0 | X | 0 | 0 |
| 0 | X | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
七、 实验过程中的收获和体会
通过本次集成电路课程设计,我收获良多。对于MOS管的原理,与非门的原理,非门的原理,电平触发D触发器的原理有了更加深刻的理解,对于HSPICE仿真软件的使用更加熟悉,本次实验课学会了将复杂的电路原理图分解成简单的子电路以及子电路的调用方法,而且加深了对于网编文件的调试能力.
HSPICE 电平触发D触发器仿真的更多相关文章
- FPGA中边沿触发和电平触发
边沿触发和电平触发基本就是触发器和锁存器的区别: 触发器是边沿触发,只有当时钟上升(或下降)的一瞬间,触发器会读取并锁存输入信号.输出信号仅在时钟信号上升(或下降)的一瞬间会发生变化. 锁存器是电 ...
- stm32中断无电平触发的解决办法
这几天在用stm32读取FPGA中FIFO里的数据,遇到了不少的问题.其中有个自己觉得比较好玩的问题,就拿出来写写.其实这个问题也比较简单,开始我觉得没必要拿出来写,不过,想想后觉得还是写写吧,就当做 ...
- SQL Server 触发器:表的特定字段更新时,触发Update触发器
create trigger TR_MasterTable_Updateon MasterTableafter updateas if update ([Type])--当Type字段被更新时,才会触 ...
- SQL Server 触发器 表的特定字段(一个字段)更新时,触发Update触发器
CREATE TRIGGER [dbo].[Trg_Update_table1_column1] on table1 after update as if update (column1) ...
- 触发器(基本的SR触发器、同步触发器、D触发器)
一.能够存储1位二值信号的基本单元电路统称为触发器(Filp-Flop) 触发器是构成时序逻辑电路的基本逻辑部件.它有两个稳定状态:“0”和“1”.在不同的输入情况下,它可以被置0状态或1状态,当输入 ...
- 锁存器 Latch v.s. 触发器 Flip-Flop
转载 http://guqian110.github.io/pages/2014/09/23/latch_versus_flip_flop.html 根据 Wiki: Flip-flop (elec ...
- FPGA笔试必会知识点1--数字电路基本知识
组合逻辑与时序逻辑 组合逻辑电路:任意时刻电路输出的逻辑状态仅仅取决于当时输入的逻辑状态,而与电路过去的工作状态无关. 时序逻辑电路:任意时刻电路输出的逻辑状态不仅取决于当时输入的逻辑状态,而与电路过 ...
- 《CODE》讲了什么?
本书首先从黑夜中用手电筒开关灯的方式来与小伙伴交流从而引出了编码与组合的概念,并阐明了编码的本质就是交流,是一种用来在机器与人之间传递信息的方式.然后在第 2~3 章中讲述了编码与组合的应用,如电报机 ...
- [转]HSpice仿真
一.HSPICE基础知识Avant! Start-Hspice(现在属于Synopsys公司)是IC设计中最常使用的电路仿真工具,是目前业界使用最为广泛的IC设计工具,甚至可以说是事实上的标准.目前, ...
随机推荐
- 设计模式学习-使用go实现访问者模式
访问者模式 定义 优点 缺点 适用范围 代码实现 什么是 Double Dispatch 参考 访问者模式 定义 访问者模式(Visitor):表示一个作用于某对象结构中的各元素的操作.它使你可以在不 ...
- 【Lua】实现代码执行覆盖率统计工具
一.如何评估测试过程的测试情况? 很多时候完成功能测试后就会发布上线,甚至交叉和回归都没有足够的时间去执行,然后通过线上的补丁对遗漏的问题进行修复.如果可以在发布前了解本次测试过程所覆盖代码执行的比例 ...
- BJ2 斜率限制器
BJ2 斜率限制器 本文介绍斜率限制器取自于 Anastasiou 与 Chan (1997)[1]研究,其所利用的斜率限制器也是 Barth 与 Jespersen 限制器的一种修正形式,并且包含一 ...
- dlang 泛型
1 import std.stdio, std.string; 2 3 void main() 4 { 5 bool find(T)(T[] all, T sub) 6 { 7 foreach(eac ...
- wireshatk_teach
wireshark抓包新手使用教程 Wireshark是非常流行的网络封包分析软件,可以截取各种网络数据包,并显示数据包详细信息.常用于开发测试过程各种问题定位.本文主要内容包括: 1.Wiresha ...
- Python基础之流程控制if判断
目录 1. 语法 1.1 if语句 1.2 if...else 1.3 if...elif...else 2. if的嵌套 3. if...else语句的练习 1. 语法 1.1 if语句 最简单的i ...
- 强化学习实战 | 自定义Gym环境
新手的第一个强化学习示例一般都从Open Gym开始.在这些示例中,我们不断地向环境施加动作,并得到观测和奖励,这也是Gym Env的基本用法: state, reward, done, info = ...
- 前端1 — HTML — 更新完毕
1.首先来了解一个东西 -- W3C标准( 全称是:World Wide Web Consortium ) 万维网联盟(外语缩写:W3C)标准不是某一个标准,而是一系列标准的集合 -- 这个其实每天都 ...
- 技术管理进阶——Leader的模型、手段及思维
这里可以添加关注交流一下嘛-- 本文更多的是个人认知,有不足请批评. Case 在之前一次年底考评的时候,有一位leader将一个案例同时用到了自己和下属身上,老板发出了责问: 这个项目到底你是负责 ...
- Spark基础:(六)Spark SQL
1.相关介绍 Datasets:一个 Dataset 是一个分布式的数据集合 Dataset 是在 Spark 1.6 中被添加的新接口, 它提供了 RDD 的优点(强类型化, 能够使用强大的 lam ...