HSPICE 电平触发D触发器仿真
一、 HSPICE的基本操作过程
- 打开HSPICE程序,通过OPEN打开编写好的网表文件。
- 按下SIMULATE进行网表文件的仿真。
- 按下AVANWAVES查看波形图(仿真结果)。
二、 网表文件结构总结
HSPICE输入文件包括电路标题语句,电路描述语句,分析类型描述语句,输出描述语句,注释语句,结束语句等六部分构成。
电路描述语句:电路元器件,元器件模型,电路的输入激励和源,子电路。
分析类型描述:瞬态分析语句,交流分析语句,直流扫描语句,可选项语句。
三、 在纸上手画D触发器的晶体管级电路

图1-与非门原理图

图2-非门原理图

图3-D触发器原理图
四、 写出D触发器的网表文件
.title inverter
.option post accurate probe
.lib 'D:\hspice2007\model\PTM45nm\nmos90.lib' TT
.lib 'D:\hspice2007\model\PTM45nm\pmos90.lib' TT
V1 1 0 dc=1.8
.SUBCKT feimen 1 0 in out
Mp0 out in 1 1 pmos W=20u L=180n
Mn0 out in 0 0 nmos W=10u L=180n
.ENDS
.SUBCKT yufei 1 0 A B vo
Mp1 vo A 1 1 pmos W=20u L=180n
Mp2 vo B 1 1 pmos W=20u L=180n
Mn1 vo A vn vn nmos W=10u L=180n
Mn2 vn B 0 0 nmos W=10u L=180n
.ENDS
X1 1 0 D 3 feimen
X2 1 0 D CLK 2 yufei
X3 1 0 CLK 3 4 yufei
X4 1 0 2 QF Q yufei
X5 1 0 Q 4 QF yufei
V2 CLK 0 pulse(0 1.8 0.1n 0.1n 0.1n 0.2u 0.4u)
V3 D 0 pulse(0 1.8 0.1n 0.1n 0.1n 1u 2u)
.op
.tran 0.1n 5u
.probe v(CLK) v(D) v(Q) v(QF)
.end
五、 总结书写与非门网表文件中的注意事项
- 注意库文件的引用及模型名称的编写。
- 换行继续应用+号标注。
- 对节点命名时应注意不要有相同的的节点名。
六、 HSPCIE仿真结果
(一)、电平触发D触发器仿真结果图

图4-电平触发D触发器仿真结果
(二)、结论
电平D触发器在CLK=1期间输出Q与输入D的状态相同,当CLK变为低电平以后,触发器将保持CLK变为低电平之前的状态。触发器特性表如表1所示。
表1-电平触发D触发器的特性表
| CLK | D | Q | Q* |
|---|---|---|---|
| 0 | X | 0 | 0 |
| 0 | X | 1 | 1 |
| 1 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 |
七、 实验过程中的收获和体会
通过本次集成电路课程设计,我收获良多。对于MOS管的原理,与非门的原理,非门的原理,电平触发D触发器的原理有了更加深刻的理解,对于HSPICE仿真软件的使用更加熟悉,本次实验课学会了将复杂的电路原理图分解成简单的子电路以及子电路的调用方法,而且加深了对于网编文件的调试能力.
HSPICE 电平触发D触发器仿真的更多相关文章
- FPGA中边沿触发和电平触发
边沿触发和电平触发基本就是触发器和锁存器的区别: 触发器是边沿触发,只有当时钟上升(或下降)的一瞬间,触发器会读取并锁存输入信号.输出信号仅在时钟信号上升(或下降)的一瞬间会发生变化. 锁存器是电 ...
- stm32中断无电平触发的解决办法
这几天在用stm32读取FPGA中FIFO里的数据,遇到了不少的问题.其中有个自己觉得比较好玩的问题,就拿出来写写.其实这个问题也比较简单,开始我觉得没必要拿出来写,不过,想想后觉得还是写写吧,就当做 ...
- SQL Server 触发器:表的特定字段更新时,触发Update触发器
create trigger TR_MasterTable_Updateon MasterTableafter updateas if update ([Type])--当Type字段被更新时,才会触 ...
- SQL Server 触发器 表的特定字段(一个字段)更新时,触发Update触发器
CREATE TRIGGER [dbo].[Trg_Update_table1_column1] on table1 after update as if update (column1) ...
- 触发器(基本的SR触发器、同步触发器、D触发器)
一.能够存储1位二值信号的基本单元电路统称为触发器(Filp-Flop) 触发器是构成时序逻辑电路的基本逻辑部件.它有两个稳定状态:“0”和“1”.在不同的输入情况下,它可以被置0状态或1状态,当输入 ...
- 锁存器 Latch v.s. 触发器 Flip-Flop
转载 http://guqian110.github.io/pages/2014/09/23/latch_versus_flip_flop.html 根据 Wiki: Flip-flop (elec ...
- FPGA笔试必会知识点1--数字电路基本知识
组合逻辑与时序逻辑 组合逻辑电路:任意时刻电路输出的逻辑状态仅仅取决于当时输入的逻辑状态,而与电路过去的工作状态无关. 时序逻辑电路:任意时刻电路输出的逻辑状态不仅取决于当时输入的逻辑状态,而与电路过 ...
- 《CODE》讲了什么?
本书首先从黑夜中用手电筒开关灯的方式来与小伙伴交流从而引出了编码与组合的概念,并阐明了编码的本质就是交流,是一种用来在机器与人之间传递信息的方式.然后在第 2~3 章中讲述了编码与组合的应用,如电报机 ...
- [转]HSpice仿真
一.HSPICE基础知识Avant! Start-Hspice(现在属于Synopsys公司)是IC设计中最常使用的电路仿真工具,是目前业界使用最为广泛的IC设计工具,甚至可以说是事实上的标准.目前, ...
随机推荐
- [luogu5162]WD与积木
设$g_{n}$表示$n$个积木放的方案数,枚举最后一层所放的积木,则有$g_{n}=\sum_{i=1}^{n}c(n,i)g_{n-i}$(因为积木有编号的所以要选出$i$个) 将组合数展开并化简 ...
- [luogu5163]WD与地图
将删边改为插边,如果是无向图直接线段树合并即可,考虑如何将有向边转换为无向边 令$t_{i}$表示当插入到第$t_{i}$条边时恰好满足$x_{i}$与$y_{i}$在同一个强连通分量中,然后分类讨论 ...
- [bzoj4650]优秀的拆分
由于字符串是AABB的形式,枚举AA和BB中间的位置,分别考虑AA和BB的数量,乘起来sigma一下即为答案以下考虑AA的情况(BB同理),枚举A的长度,然后按照这个长度分为若干块,那么每一个A一定可 ...
- [bzoj3170]松鼠聚会
这个距离就是切比雪夫距离,有一个神奇的东西是说将(x,y)变成(x+y,x-y),然后就是曼哈顿距离,因此转化后对x坐标和y坐标分别统计排序和求和(求前缀和预处理+二分) 1 #include< ...
- mysql注入绕过information_schema过滤
1.利用mysql5.7新增的sys.schema_auto_increment_columns 这是sys数据库下的一个视图,基础数据来自与information_schema,他的作用是对表的自增 ...
- java实现自动化发布平台核心代码
1.搭建jenkins环境 (1)jenkins官网下载jenkins.war包 (2)将该war包放入到tomcat的webapp的目录下(前提条件需要配置tomcat的环境,详情请自行百度) (3 ...
- [POI2002][HAOI2007]反素数
题意 反素数 想法 证明这样一个结论 对于一个可行的反素数\(p\) \(p = \sum_{i}^{k} p_{k} ^ {c_k}\) 当 \(p_i > p_j 有 c_i < c_ ...
- R语言实战(第二版)-part 1笔记
说明: 1.本笔记对<R语言实战>一书有选择性的进行记录,仅用于个人的查漏补缺 2.将完全掌握的以及无实战需求的知识点略去 3.代码直接在Rsudio中运行学习 R语言实战(第二版) pa ...
- python检验代理ip是否可用、代理ip检验
python检验代理ip是否可用.代理ip检验 安装相关模块: pip install requests 验证代理IP是否可用脚本: import random import telnetlib im ...
- MariaDB——简介
一.MariaDB跟MySQL在绝大多数方面是兼容的,对于开发者来说,几乎感觉不到任何不同.是MySQL的代替品. MariaDB虽然被视为MySQL数据库的替代品,但它在扩展功能.存储引擎以及一些新 ...