介绍硬件建模的各个层次,以及基于RTL进一步提高层次的方法。
 
1. 物理版图
 
直接画出各个物理器件的物理连接图,这个应该是最低的硬件建模层次了。
 
MOS6502据说就是这么开发的:http://www.visual6502.org/JSSim/expert.html
 
 
2. 门和开关层(GSL)
 
门也是由开关组成的。
 
GSL把门和开关抽象成为关键字,连线抽象成为传参。描述的也是各个物理器件及其连线关系。
 
 
 
3. 寄存器传输层(RTL)
 
RTL层把DFF抽象成为reg类型;把常用的逻辑单元抽象成为符号,如加减乘除移位等;把连接抽象为赋值。
 
从描述硬件结构转换为描述行为逻辑,极大的降低了工作量,提高了效率。
 
 
4. 再提高一层
 
再提高一个层次呢?
 
基于公式:程序 = 数据 + 算法,有以下几个方面:
 
1) 提高数据类型层次
 
在RTL wire/reg的基础上,把数据类型提高一个抽象层次,如:
a. Chisel中的UInt/SInt/Bool/Aggregate/Clock,以及用户自定义数据类型Bundle等;
b. SystemC中位数确定的,位数任意的,定点浮点的数据类型;
c. SystemC中的事件类型的数据,用以提取出等待(wait)和通知(notify)行为;
 
2) 提高模型层次(HLS)
 
直接提高模型的抽象层次,以提高灵活性和效率。
 
a. 基于硬件建模思维
 
如SystemC,可以在系统级建模。
抽象出模块,process, clock, event, signal, port, interface等概念,直接在高于RTL的层次建模。
 
事实上,在SystemC的系统级建模层次上,硬件建模思维与软件建模思维是统一的。
 
b. 基于软件编程思维
 
如Vivado HLS, 把C语言函数转换为模块,把函数调用转换为模块关联。
如SystemC METHOD的实现。
 
这个需要把以软件编程思维编写的程序,转换为硬件模型。
 
3) 提高构建层次(Generator)
 
模型层保持不变,而使用生成器提高构建的层次。
这样一则模型容易理解,二则可以提高构建效率。
 
如Verilog的generate,Chisel的circuit generator。
 
 
5. SystemC
 
a. 提高了数据类型的抽象层次;
b. 可以进行系统级建模(system-level modeling),提高了模型层次;
c. METHOD实现使用软件编程思维方式,需要进行转换;
 
 
6. Chisel
 
a. 提高了数据类型的抽象层次;
b. 没有提高构建出的硬件模型的抽象层次;
c. 使用电路生成器提高了构建的层次;
 
硬件模型没有提高抽象层次,易于理解。
电路生成器,可以使用任何思维,任何语言特性,任何官方或第三方代码库。
只要落实到硬件模型上,生成器拥有无穷无尽的自由。
 

hdl - HLS vs. Generator的更多相关文章

  1. Vivado HLS与System Generator:联系与区别

    在很多年以前的ISE套件里面,有个功能强大的AccelDSP,它可以可自动地进行浮点到定点转换,并把算法生成可综合的HDL,还可以创建用于验证的测试平台,但是在4年前左右的时候销声匿迹了,当时的说法是 ...

  2. 高层次综合(HLS)-简介

    本文是我近段时间的学习总结,主要参考了Xilinx的技术文档以及部分网上其他资料.文档主要包括ug998<Introduction to FPGA Design Using High-Level ...

  3. HLS入门收集(1)

    使用HLS各种问题 关于求指数函数 exp(x) 在HLS中使用exp(x),也就是指数函数.不能导出RTL到EDK也就是Pcore  只能导出为VIVADO IP:相关解释:见官方论坛 http:/ ...

  4. System Generator入门

      System generator 安装之后会在Simulin模块库中添加一些Xilinx FPGA专用的模块库,包括Basic Element,Communication,Control Logi ...

  5. System Generator入门笔记

    System Generator入门笔记  [CPLD/FPGA] 发布时间:2010-04-08 23:02:09  System Generator是Xilinx公司进行数字信号处理开发的一种设计 ...

  6. 中国澳门sinox很多平台CAD制图、PCB电路板、IC我知道了、HDL硬件描述语言叙述、电路仿真和设计软件,元素分析表

    中国澳门sinox很多平台CAD制图.PCB电路板.IC我知道了.HDL硬件描述语言叙述.电路仿真和设计软件,元素分析表,可打开眼世界. 最近的研究sinox执行windows版protel,powe ...

  7. ZED-Board从入门到精通系列(八)——Vivado HLS实现FIR滤波器

    http://www.tuicool.com/articles/eQ7nEn 最终到了HLS部分.HLS是High Level Synthesis的缩写,是一种能够将高级程序设计语言C,C++.Sys ...

  8. system generator学习笔记【02】

    作者:桂. 时间:2018-05-20  23:28:04 链接:https://www.cnblogs.com/xingshansi/p/9059668.html 前言 继续学习sysgen.接触s ...

  9. 设计简单算法体验Vivado HLS的使用

    前言 本文主要讲解了使用Vivado HLS设计简单C语言的二选一选择器算法的硬件HLS开发的全流程,包括工程创建-算法验证和仿真-算法综合-RTL仿真-IP封装等步骤. 参考网站: http://b ...

随机推荐

  1. 【FPGA技巧篇一】FPGA设计的四种常用思想与技巧之一 :乒乓操作

    本文篇章将讨论一下的四种常用 FPGA 设计思想与技巧: 乒乓操作. 串并转换. 流水线操作. 数据接口同步化, 都是 FPGA 逻辑设计的内在规律的体现, 合理地采用这些设计思想能在FPGA设计工作 ...

  2. 第十一章:Python高级编程-协程和异步IO

    第十一章:Python高级编程-协程和异步IO Python3高级核心技术97讲 笔记 目录 第十一章:Python高级编程-协程和异步IO 11.1 并发.并行.同步.异步.阻塞.非阻塞 11.2 ...

  3. 【Spark】快来学习RDD的创建以及操作方式吧!

    目录 RDD的创建 三种方式 从一个集合中创建 从文件中创建 从其他的RDD转化而来 RDD编程常用API 算子分类 Transformation 概述 帮助文档 常用Transformation表 ...

  4. Day_11【集合】扩展案例1_遍历打印学生信息,获取学生成绩的最高分,获取成绩最高的学员,获取学生成绩的平均值,获取不及格的学员数量

    分析以下需求,并用代码实现: 1.按照以下描述完成类的定义 学生类 属性: 姓名name 年龄age 成绩score 行为: 吃饭eat() study(String content)(content ...

  5. Day_09【常用API】扩展案例5_获取长度为5的随机字符串,字符串由随机的4个大写英文字母和1个0-9之间(包含0和9)的整数组成

    分析以下需求,并用代码实现 1.定义String getStr(char[] chs)方法 功能描述:获取长度为5的随机字符串,字符串由随机的4个大写英文字母和1个0-9之间(包含0和9)的整数组成 ...

  6. 基于C语言的Q格式使用详解

    用过DSP的应该都知道Q格式吧: 目录 1 前言 2 Q数据的表示 2.1 范围和精度 2.2 推导 3 Q数据的运算 3.1 0x7FFF 3.2 0x8000 3.3 加法 3.4 减法 3.5 ...

  7. Offset等一些类似属性的使用

    1.offset系列 // offset 系列 var father = document.querySelector('.father'); var son = document.querySele ...

  8. shell 光标处理快捷键

    Ctrl+左右键 单词之间跳转Ctrl+a跳到本行的行首, Ctrl+e则跳到页尾. Ctrl+u删除当前光标前面的文字 ctrl+k-删除当前光标后面的文字 Ctrl+w和Alt+d-对于当前的单词 ...

  9. python --文件读取数据

    读取整个文件: 首先创建一个文件,例如我创建了一个t x t文件了. 然后我想读取这个文件了,我首先将上面的这个文件保存在我即将要创建的Python的文件目录下, 即读取文件成功. 解析: 函数ope ...

  10. 【题解】poj 3254 玉米田

    假如我们知道第i-1行的有x种放法,那么对于第i行的每一种放法都有x种,所以定义dp[i][j]表示第i行状态为j时的方法数,有转移方程:dp[i][j]=sum(dp[i-1][k]) k表示i-1 ...