转载请标明出处

用户自定义和枚举数据类型

1. 用户自定义类型(typedef)

局部typedef定义:只用于设计的特定部分时,typedef的定义可在module或interface中

共享typedef定义:当在多个模型中使用时,typedef的定义可在包中进行,             module,interface,program block可以通过导入包子项来使用typedef定义

Eg:

package chip_types;

`ifdef TWO_STATE

typedef bit dtype_t;  //当宏定义TWO_STATE时定义dtype_t为bit类型

`else

typedef logic dtype_t;

`endif

Endpackage

import chip_types::dtype_t; // import 定义 into $unit

module counter

(output dtype_t [15:0] count,

Input dtype_t clock, resetN);

...

Endmodule

2. 枚举数据类型(enum)

想给数值一个label时,Verilog和SV会采取不同的方法:

Verilog:

用parameter/`define来定义一组常数或者宏名。

Eg:`define FETCH 3'h7 //宏定义

module controller (output reg read...);

parameter LOAD = 0;      //常数定义

always @(State) begin

if (State == LOAD && instruction == `FETCH)    //使用label

...

Endmodule

SV:

使用枚举enum

Eg:  package chip_types;

typedef enum {FETCH, WRITE, ADD, SUB,MULT, DIV, SHIFT, NOP }instr_t;

//用户自定义枚举类型instr_t

Endpackage

import chip_types::*; //import包定义到$unit编译单元域

module controller (input instr_t instruction,...);       //input instr_t类型instruction

enum {WAITE, LOAD, STORE} State, NextState;    //枚举类型State, NextState,

//他俩的值只能是{}中的label

always_comb begin

if (State == LOAD && instruction == FETCH)  //使用label

...

Endmodule

从包中导入enum时,只导入定义名时不会自动导入枚举值标签。所以一般用*导入整个包或者显示导入每个标签。

.2.1. 枚举类型标签序列

state

创建单个标签state

state[N]

创建标签序列 state0,state1, ... stateN-1

state[N:M]

创建标签序列,由stateN开始,到stateM(正反向不存在)

2.2. 枚举类型标签作用域

enum列表中的label在其作用域内必须是唯一的(label唯一)

这里的作用域包括:$unit, modules, interfaces, programs,

begin...end blocks, fork...join blocks, tasks and functions

.2.3. 枚举类型值

枚举类型值在没有显示指定时,默认int从0自加。且label的值也要唯一(value唯一)

Eg:  enum {A=1, B, C, X=24, Y, Z} list;             //A=1,B=2,C=3,X=24,Y=25,Z=26

.2.4. 枚举类型的基类

枚举类型的默认基类(base type)是int,也可以对枚举类型的基类进行显示声明

Eg:

enum logic [1:0] {WAITE, LOAD, READY} state;    //2位宽的枚举类型,四态基类

注意label数涉及到value的值,要与基类类型匹配。

.2.5. 自定义枚举类型

typedef enum {WAITE, LOAD, READY} states_t;     //自定义枚举类型states_t

states_t state, next_state;  //声明枚举state,next_state

同类型枚举变量可以互相赋值

2.6. 枚举类型的专用系统任务(system tasks)和方法(method)

方法(method):SV提供了一些能自动处理enum的内置函数

调用方式(类似C++):

<enum_variable_name>.first:返回指定变量枚举列表的第一个成员的值

<enum_variable_name>.last:返回指定变量枚举列表的最后一个成员的值

<enum_variable_name>.next(<N>):从枚举变量的当前位置算起,返回后面第N个 成员的值。如果枚举变量当前值不在枚举变量列表中,则返回列表中第一 个成员的value。<N>可缺省。缺省时返回枚举列表中下一个成员的值。

<enum_variable_name>.prev(<N>):从枚举变量的当前位置算起,返回前面第N个 成员的值。如果枚举变量当前值不在枚举变量列表中,则返回列表中最后 一个成员的value。<N>可缺省。缺省时返回枚举列表中前一个成员的值。

<enum_variable_name>.num:返回变量的枚举列表中元素个数

<enum_variable_name>.name:返回枚举变量中代表这个value的字符串

Systemverilog for design 笔记(三)的更多相关文章

  1. Systemverilog for design 笔记(六)

    转载请标明出处 第一章 有限状态机建模(FSM,finite state machine) 1.1.    使用枚举类型建立状态机模型 l  三过程块建模风格:三个过程块分别实现: a.状态转换(al ...

  2. Systemverilog for design 笔记(七)

    转载请标明出处 第一章 接口(interface) 1.1.    接口的概念 接口允许许多信号合成一组由一个端口表示. 1.2.    接口声明 //接口定义 Interface main_bus ...

  3. Systemverilog for design 笔记(五)

    转载请标明出处 第一章 System Verilog过程块.任务和函数 1.1.    verilog通用目的always过程块(procedural block)(可综合) always过程块的综合 ...

  4. Systemverilog for design 笔记(四)

    转载请标明出处 数组.结构体和联合体 1. 结构体(struct) 1.1. 结构体声明 结构体默认是变量,也可以声明为线网 var struct { // 通过var进行结构体变量声明 logic ...

  5. SystemVerilog for design 笔记(二)

    转载请标明出处 1. System Verilog文本值和数据类型 1.1. 增强的文本值赋值 相对于verilog,SV在文本值赋值时可以1.无需指定进制    2.赋值可以是逻辑1 用法: reg ...

  6. Systemverilog for design 笔记(一)

    转载请标明出处 一.     System Verilog 声明的位置 1.       包(packages) Verilog要求局部声明: variables, nets, tasks and f ...

  7. Oracle学习笔记三 SQL命令

    SQL简介 SQL 支持下列类别的命令: 1.数据定义语言(DDL) 2.数据操纵语言(DML) 3.事务控制语言(TCL) 4.数据控制语言(DCL)  

  8. 《CMake实践》笔记三:构建静态库(.a) 与 动态库(.so) 及 如何使用外部共享库和头文件

    <CMake实践>笔记一:PROJECT/MESSAGE/ADD_EXECUTABLE <CMake实践>笔记二:INSTALL/CMAKE_INSTALL_PREFIX &l ...

  9. Mastering Web Application Development with AngularJS 读书笔记(三)

    第一章笔记 (三) 一.Factories factory 方法是创建对象的另一种方式,与service相比更灵活,因为可以注册可任何任意对象创造功能.例如: myMod.factory('notif ...

随机推荐

  1. 「JSOI2015」串分割

    「JSOI2015」串分割 传送门 首先我们会有一个贪心的想法:分得越均匀越好,因为长的绝对比短的大. 那么对于最均匀的情况,也就是 \(k | n\) 的情况,我们肯定是通过枚举第一次分割的位置,然 ...

  2. Linux 服务器作为Nginx web服务器常见优化参数

    内核参数调整cat /etc/sysctl.conf# sysctl settings are defined through files in # /usr/lib/sysctl.d/, /run/ ...

  3. JavaScript 事件 继承链 元素和结点

    继承链: HTMLElement->Element->Node->EventTarget->Object document和body:document代表整个文档,body是指 ...

  4. python调用c++开发的动态库

    此处列举一下python调用Windows端动态库. # *- coding=utf-8 -* import ctypes from ctypes import * import os objdll ...

  5. 【原】docker-compose 管理docker的多容器配置

    docker-compose管理docker的多容器配置,实现docker的自动化. version: '3.4' x-defaults: &defaults restart: unless- ...

  6. 【Hibernate 检索策略】

    HibernateDemo2 public class HibernateDemo2 { //演示批量抓取 @Test public void testSelect3() { SessionFacto ...

  7. 关于 checkbox 的一些操作

    获取checkbox选中的状态 $("#checkbox").is(":checked"); 设置 checkbox 的状态 $("#checkbox ...

  8. pycharm如何关闭虚拟环境(即取消venv命令行)

    venv命令行 是虚拟环境特有, 为什么要使用虚拟环境: 在实际项目开发中,我们通常会根据自己的需求去下载各种相应的框架库,如Scrapy.Beautiful Soup等,但是可能每个项目使用的框架库 ...

  9. Oracle 设置NLS_CHARACTERSET字符集

    Oracle 设置NLS_CHARACTERSET字符集 sqlplus "/ as sysdba"SQL> SHUTDOWN IMMEDIATE;SQL> START ...

  10. rsync安装与配置使用 数据同步方案(centos6.5)

    rsync + crond   ==定时数据同步 sersync(inotify)  + rsync  ==实时数据同步,利用rsync实现 ##应用场景 ..1 主备服务器之间同步数据定时    = ...