Systemverilog for design 笔记(三)
转载请标明出处
用户自定义和枚举数据类型
1. 用户自定义类型(typedef)
局部typedef定义:只用于设计的特定部分时,typedef的定义可在module或interface中
共享typedef定义:当在多个模型中使用时,typedef的定义可在包中进行, module,interface,program block可以通过导入包子项来使用typedef定义
Eg:
package chip_types;
`ifdef TWO_STATE
typedef bit dtype_t; //当宏定义TWO_STATE时定义dtype_t为bit类型
`else
typedef logic dtype_t;
`endif
Endpackage
import chip_types::dtype_t; // import 定义 into $unit
module counter
(output dtype_t [15:0] count,
Input dtype_t clock, resetN);
...
Endmodule
2. 枚举数据类型(enum)
想给数值一个label时,Verilog和SV会采取不同的方法:
Verilog:
用parameter/`define来定义一组常数或者宏名。
Eg:`define FETCH 3'h7 //宏定义
module controller (output reg read...);
parameter LOAD = 0; //常数定义
always @(State) begin
if (State == LOAD && instruction == `FETCH) //使用label
...
Endmodule
SV:
使用枚举enum
Eg: package chip_types;
typedef enum {FETCH, WRITE, ADD, SUB,MULT, DIV, SHIFT, NOP }instr_t;
//用户自定义枚举类型instr_t
Endpackage
import chip_types::*; //import包定义到$unit编译单元域
module controller (input instr_t instruction,...); //input instr_t类型instruction
enum {WAITE, LOAD, STORE} State, NextState; //枚举类型State, NextState,
//他俩的值只能是{}中的label
always_comb begin
if (State == LOAD && instruction == FETCH) //使用label
...
Endmodule
从包中导入enum时,只导入定义名时不会自动导入枚举值标签。所以一般用*导入整个包或者显示导入每个标签。
.2.1. 枚举类型标签序列
|
state |
创建单个标签state |
|
state[N] |
创建标签序列 state0,state1, ... stateN-1 |
|
state[N:M] |
创建标签序列,由stateN开始,到stateM(正反向不存在) |
2.2. 枚举类型标签作用域
enum列表中的label在其作用域内必须是唯一的(label唯一)
这里的作用域包括:$unit, modules, interfaces, programs,
begin...end blocks, fork...join blocks, tasks and functions
.2.3. 枚举类型值
枚举类型值在没有显示指定时,默认int从0自加。且label的值也要唯一(value唯一)
Eg: enum {A=1, B, C, X=24, Y, Z} list; //A=1,B=2,C=3,X=24,Y=25,Z=26
.2.4. 枚举类型的基类
枚举类型的默认基类(base type)是int,也可以对枚举类型的基类进行显示声明
Eg:
enum logic [1:0] {WAITE, LOAD, READY} state; //2位宽的枚举类型,四态基类
注意label数涉及到value的值,要与基类类型匹配。
.2.5. 自定义枚举类型
typedef enum {WAITE, LOAD, READY} states_t; //自定义枚举类型states_t
states_t state, next_state; //声明枚举state,next_state
同类型枚举变量可以互相赋值
2.6. 枚举类型的专用系统任务(system tasks)和方法(method)
方法(method):SV提供了一些能自动处理enum的内置函数
调用方式(类似C++):
<enum_variable_name>.first:返回指定变量枚举列表的第一个成员的值
<enum_variable_name>.last:返回指定变量枚举列表的最后一个成员的值
<enum_variable_name>.next(<N>):从枚举变量的当前位置算起,返回后面第N个 成员的值。如果枚举变量当前值不在枚举变量列表中,则返回列表中第一 个成员的value。<N>可缺省。缺省时返回枚举列表中下一个成员的值。
<enum_variable_name>.prev(<N>):从枚举变量的当前位置算起,返回前面第N个 成员的值。如果枚举变量当前值不在枚举变量列表中,则返回列表中最后 一个成员的value。<N>可缺省。缺省时返回枚举列表中前一个成员的值。
<enum_variable_name>.num:返回变量的枚举列表中元素个数
<enum_variable_name>.name:返回枚举变量中代表这个value的字符串
Systemverilog for design 笔记(三)的更多相关文章
- Systemverilog for design 笔记(六)
转载请标明出处 第一章 有限状态机建模(FSM,finite state machine) 1.1. 使用枚举类型建立状态机模型 l 三过程块建模风格:三个过程块分别实现: a.状态转换(al ...
- Systemverilog for design 笔记(七)
转载请标明出处 第一章 接口(interface) 1.1. 接口的概念 接口允许许多信号合成一组由一个端口表示. 1.2. 接口声明 //接口定义 Interface main_bus ...
- Systemverilog for design 笔记(五)
转载请标明出处 第一章 System Verilog过程块.任务和函数 1.1. verilog通用目的always过程块(procedural block)(可综合) always过程块的综合 ...
- Systemverilog for design 笔记(四)
转载请标明出处 数组.结构体和联合体 1. 结构体(struct) 1.1. 结构体声明 结构体默认是变量,也可以声明为线网 var struct { // 通过var进行结构体变量声明 logic ...
- SystemVerilog for design 笔记(二)
转载请标明出处 1. System Verilog文本值和数据类型 1.1. 增强的文本值赋值 相对于verilog,SV在文本值赋值时可以1.无需指定进制 2.赋值可以是逻辑1 用法: reg ...
- Systemverilog for design 笔记(一)
转载请标明出处 一. System Verilog 声明的位置 1. 包(packages) Verilog要求局部声明: variables, nets, tasks and f ...
- Oracle学习笔记三 SQL命令
SQL简介 SQL 支持下列类别的命令: 1.数据定义语言(DDL) 2.数据操纵语言(DML) 3.事务控制语言(TCL) 4.数据控制语言(DCL)
- 《CMake实践》笔记三:构建静态库(.a) 与 动态库(.so) 及 如何使用外部共享库和头文件
<CMake实践>笔记一:PROJECT/MESSAGE/ADD_EXECUTABLE <CMake实践>笔记二:INSTALL/CMAKE_INSTALL_PREFIX &l ...
- Mastering Web Application Development with AngularJS 读书笔记(三)
第一章笔记 (三) 一.Factories factory 方法是创建对象的另一种方式,与service相比更灵活,因为可以注册可任何任意对象创造功能.例如: myMod.factory('notif ...
随机推荐
- Nginx作为静态WEB服务
1.静态资源类型 Nginx作为静态资源Web服务器部署配置, 传输非常的高效, 常常用于静态资源处理, 请求, 动静分离 非服务器动态运行生成的文件属于静态资源 类型 种类 浏览器端渲染 HTML. ...
- 6_2 铁轨(UVa514)<栈>
在一个叫「堆叠市」的城市中有一个有名的火车站.由于地形限制以及经费的关系,火车站及唯一的铁路的样子如下图: 现在火车从A方向来,预定从B方向离开.火车共有N节车厢(N <=1000),并且各车厢 ...
- Jmeter 断言使用
先说一下使用断言的目的:在request的返回层面增加一层判断机制.因为request成功了,并不代表结果一定正确.类似于QTP中的检查点检查点.断言的使用方法: step_1:在你选择的Sample ...
- ES6-形参默认值
在定义一个函数的时候,我们定义了几个函数的参数,但是在调用的时候我们可能并没有传入足够的参数,那么未被满足的参数的值就是undefined,在ES6中如果有这种情况我们可以给形参一个默认值,如果该形参 ...
- LoadLibrary与LoadLibraryEx
参考了这个博客:https://blog.csdn.net/cuglifangzheng/article/details/50580279 以及这个博客:https://blog.csdn.net/z ...
- RT_THREAD之nano学习
nona版本为精简版本,只保留FISH(选配)最小内核,可以适配STM的STD.HAL/LL库,需要手动进行移植:现在可以在KEIL MDK/CUBEMX中进行集成,也可以RT-Thread Nano ...
- SpringCloud全家桶学习之断路器---Hystrix(五)
目前我也在摸索着学习Spring Cloud,本节主要摸索的是服务熔断.服务降级.Hystrix服务监控. 一.Hystrix概述 (1)服务雪崩 服务雪崩:多个微服务之间调用的时候,假设微服务A调用 ...
- spring security 方法权限使用
前面我们讲过了使用<security:intercept-url>配置url的权限访问,下面我们讲解一下基于方法的权限使用默认情况下, Spring Security 并不启用方法级的安全 ...
- Vue——手机号、验证码登录(设置按钮60s禁用倒计时)
最近在做一个Vue项目,前端通过手机号.验证码登录,获取验证码按钮需要设置60s倒计时(点击一次后,一分钟内不得再次点击).先看一下效果图: 输入正确格式的手机号码后,“获取验证码”按钮方可点击:点击 ...
- 吴裕雄 PYTHON 神经网络——TENSORFLOW 学习率的设置
import tensorflow as tf TRAINING_STEPS = 10 LEARNING_RATE = 1 x = tf.Variable(tf.constant(5, dtype=t ...