硬件设计原理图Checklist 参考案例二 【转载】
类别 | 描述 |
检视规则 | 原理图需要进行检视,提交集体检视是需要完成自检,确保没有低级问题。 |
检视规则 | 原理图要和公司团队和可以邀请的专家一起进行检视。 |
检视规则 | 第一次原理图发出进行集体检视后所有的修改点都需要进行记录。 |
检视规则 | 正式版本的原理图在投板前需要经过经理的审判。 |
差分网络 | 原理图中差分线的网络,芯片管脚处的P和N与网络命令的P和N应该一一对应。 |
单网络 | 原理图中所有单网络需要做一一确认。 |
空网络 | 原理图中所有空网络需要做一一确认。 |
网格 | 1、原理图绘制中要确认网格设置是否一致。 2、原理图中没有网格最小值设置不一致造成网络未连接的情况。 |
网络属性 | 确认网络是全局属性还是本地属性 |
封装库 | 1、原理图中器件的封装与手册一致。 2、原理图器件是否是标准库的symbol。 |
绘制要求 | 原理图中器件的封装与手册一致。 |
指示灯 | 设计默认由电源点亮的指示灯和由MCU点灭的指示灯,便于故障时直观判断电源问题还是MCU问题 |
网口连接器 | 确认网口连接器的开口方向、是否带指示灯以及是否带PoE |
网口变压器 | 确认变压器选型是否满足需求,比如带PoE |
按键 | 确认按键型号是直按键还是侧按键 |
电阻上下拉 | 同一网络避免重复上拉或者下拉 |
OD门 | 芯片的OD门或者OC门的输出管脚需要上拉 |
匹配 | 高速信号的始端和末端需要预留串阻 |
三极管 | 三极管电路需要考虑通流能力 |
可测试性 | 在单板的关键电路和芯片附近增加地孔,便于测试 |
连接器防呆 | 连接器选型时需要选择有防呆设计的型号 |
仿真 | 低速时钟信号,一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认,例如MDC/MDIO、IIC、PCI、Local bus |
仿真 | 电路中使用电感、电容使用合适Q值,可以通过仿真。 |
时序 | 确认上电时序是否满足芯片手册和推荐电路要求。 |
时序 | 确认下电时序是否满足芯片手册和推荐电路要求。 |
时序 | 确认复位时序是否满足芯片手册和推荐电路要求。 |
复位开关 | 单板按键开关设计,要防止长按按键,单板挂死问题,建议按键开关设计只产生一段短脉宽低电平。 |
复位设计 | 复位信号设计 (1)依据芯片要求进行上下拉 (2)确认芯片复位的默认状态 (3)Peset信号并联几十PF的电容滤波,优化信号质量。 (4)复位信号保证型号完整性。 |
复位 | 所有接口和光模块默认处于复位状态。 |
电平匹配 | 不同电平标准互连,关注电压、输入输出门限、匹配方式。 |
功耗 | 详细审查各个芯片的功耗设计,计算出单板各个电压的最大功耗,选择有一定余量的电源。 |
缓启 | 热插拔电路要进行缓启动设计 |
磁珠 | 小电压大电流(安培级)值电源输出端口的磁珠,需要考虑磁珠压降 |
连接器 | 板间电源连接器通流能力及压降留有预量 |
标识 | 扣板与母板插座网络标识是否一致,前后插卡连机器管脚信号要一一对应。 |
电平匹配 | 一驱多信号要根据仿真结果进行阻抗匹配,确定是否加始端或末端匹配电阻 |
匹配电平 | 原理图设计要关注厂家器件资料的说明,输入输出都会有明确的匹配要求。 |
二级管 | 使用在控制、检测、电源合入等电路中的二极管,必须考虑二极管反向漏电流是否满足设计要求。 |
MOS | CMOS器件未使用的输入/输出管脚需按照器件手册要求处理,手册未要求的必须与厂家确认处理方式。 |
温感 | 关键器件尤其的温度要进行监控 |
244/245 | 有上、下拉需要的信号在经过没有输出保持功能的总线驱动器后,需要在总线驱动器的输入、输出端加上下拉。 |
244/245 | 244/245如果不带保持功能,则必须将不用的输入管脚上下拉。 |
时钟 | 晶振管脚直接输出的信号禁止直接1驱多,多个负载会影响信号质量,建议采用1对1的方式。 |
时钟 | 晶体的xt-out和时钟驱动器相连需要0402串阻,阻值选择不能影响单板起震。 |
时钟 | 锁相环电路及参数的选取必须经过专项计算。 |
时钟 | 时钟环路滤波陶瓷电容优选NPO介质电容。 |
时钟 | 确认信号摆幅,jitter等是否超出器件要求。 |
时钟 | 确认时钟器件在中心频率、工作电压、输出电平、占空比、相位等各项指标上能完全满足要求。 |
DDR | DDR等存储器接口都要有时钟频率降额设计。 |
DDR | 对于可靠性要求较高的单板建议在RAM开发中满足ECC设计规则要求。 |
DDR | DDR的VTT电源滤波要做到Vtt电阻和绿宝电容的搭配。 |
PHY | MDC/MDIO采用一驱多的匹配方式,主器件经过串阻-》上拉电阻-》串阻到从器件,串阻要放置在两端。 |
PHY | 1对多的控制,PHY需要预留地址信号,用于控制。 |
PHY | CAM等芯片功耗根据访问条件和温度,功耗变化较大,设计时要要仔细查询器件手册,明确功耗和厂家芯片的关系。 |
PHY | 设备有光模块接口是,光模块内部串接10nf电容,链路不需要进行重复设计。 |
散热器 | 选择散热器时,要考虑到散热器的重量和与设备的结合方式。 |
I2C | 设备通过I2C进行互联时,可以使用芯片内I2C模块,也可以通过I2C模块。 |
电容 | 单板中射频相关部分设计的时候,需要旁路,滤波电容,针对不同的干扰频率要选择不同容值的滤波电容。 |
电容 | 电容并联设计时,要计算或通过仿真分析谐振点,避免可能会出现的谐振问题。 |
电容 | 滤波电容的设计要关注对控制管脚的影响。 |
电容 | 没有使用的管脚如何使用需要参考芯片手册和demo板的设计去关注这些管脚的设计是否合理。 |
特征阻抗 | 对PCB布线的特征阻抗有特殊要求时,需要在原理图或者给互连工程师的需求文档中进行特殊说明。 |
复位设计 | 关键功能器件应该预留独立的复位设计。 |
复位设计 | 很多Flash都有rst的管脚,为满足启动阶段的软件功能实现要求,在 |
射频滤波 | 视频放大器的电源设计时要添加合适的滤波电容,防止电源噪声对射频信号质量造成本良影响。 |
射频滤波 | 电源、功率电路设计是应用电需要考虑电阻的功率特性的选择。 |
可测试性 | 部分功能模块要保持可以长工状态,利于进行硬件测试。 |
射频电路 | 直流偏置电路是否需要使能控制,控制电压精度是否满足放大器的要求。 |
射频电路 | 保证前级可能输出的最大RF峰值功率小于后级级联器件的最大极限输入功率3dB左右,需要关注信号峰值和过冲对器件过功率的影响。 |
射频电路 | 射频器件功率放大器的中心散热焊盘在原理图上必须接地。 |
射频电路 | 具备on/off的射频器件功能,在off状态下隔离度有问题,隔离度影响收发的干扰情况,干扰信号需要保持在合理电平内,否则影响套片正常工作。 |
射频电路 | PA的RF发送端链路PA外围电路正价负反馈设计防止烧PA。 |
射频电路 | 射频接收电路,需要在接收机和套片之间预留PI型位置,调试接收灵敏度。 |
电源 | 确保所有的电源转换模块OCP/OVP点(过流保护点和过压保护点)设定正确 |
电源 | 电源的带负载能力是否足够,相数是否足够,能提供足够大的电流、功率給CPU,Chipset等(1相按最大20A计算,保守15A) |
电源 | PWM单相频率范围是200K-600K;集成MOS的可以达到1MHz |
电源 | 输入电容的Ripple current(参考2700mA);电容Ripple Current小会导致电容发热,影响寿命 |
电源 | 输出电容的ESR是否足够小 |
电源 | 电容的耐压是否满足,同时满足降额 |
电源 | H-MOS导通时间短;L-MOS导通时间长 |
电源 | H-Side MOSFET要选择导通速度快的 |
电源 | L-Side MOSFET要选择Rds(on)低的 |
电源 | 线性电源的损耗P=Δv*i,一般,1颗LDO可承受的功率损耗Pmax*Junction=器件Temp,保证器件temp与环境Temp之和小于MOS的最大工作温度的80%。 |
电源 | 单板上同一电源和地名称要统一 |
电源 | 单相PWM driver 的BOOT Pin与phase端接0.1uF电容.核对BOOT电容,是否耐压值为50V。H-MOS导通之后,BOOT Pin电压达24V,Phase端12V。 |
电源 | H-side Gate上预留0ohm电阻,防止High side MOS因Vgs过大被击穿 |
电源 | Feedback电路设置是否准确;在电路上注释反馈电压计算公式。 |
电源 | GND和AGND电路要分开,但最后要通过一点进行连接。如果是chipset的 AGND电流很大,可直接与GND相连,不需要连接0OHM,否则通流不够。 |
电源 | PWROK的上拉要用对应的电源去上拉。 |
电源 | 有些模块线路copy过来后,需要注意AGND属性要更改,最好能赋予net名字,比如经常会遇到两个P1V1的AGND起的名字一样。 |
电源 | 确认电感封装,核对饱和电流是否满足电路需求。电感封装越大,过电流能力越强,电感的饱和电流应该大于电路的OCP电流。 |
电源 | 确认补偿线路,保证足够的穿越频率,以及相位裕度。 |
电源 | 核对LDO的最大压差是否满足器件的要求(输入的电压范围和输出的电压范围) |
FPGA | 确认输入输出的逻辑电平是否正确;电平类型:GTL,OD,LVCMOS33、LVCOM25、LVDS等。确认芯片和CPLD/FPGA之间的逻辑电平是否匹配,避免两边电平不一致。 |
FPGA | CPLD的GPIO信号作为输出管脚控制时序时,需要将此Pin通过4.7K至10K电阻做下拉处理 |
FPGA | CPLD的JTAG接口需要连至Header上,注意Header的Pin脚定义符合烧录器要求,JTAG信号预留ESD保护电路。 |
FPGA | 空余的没有使用的GPIO Pin接到LED上,一般3-4个LED即可。 |
FPGA | 对于同一功能的GPIO尽量只选用同一个Pin(Reset信号除外) |
FPGA | 不同bank的电平跟这个bank的VCCIO电平有关 |
FPGA | FPGA外接ROM时,需在原理图里面标注1,2,3顺序(顺序不对会出现烧录不了的问题)。确保信号连接之间接口电平是否正确,是否需要采用levelshift设计 |
FPGA | CPLD core电和IO电时序,一般要求core电要早于IO电,否则,输出信号需要加下拉电阻。(一般情况下core电都早于IO电压,Core起来之后IO状态就可以固定了。具体要求参考厂家器件资料) |
FPGA | FPGA的MGT Bank如果不用时,RX信号需要接地处理。 |
FPGA | MGT Bank指可配置为高速接口的bank,例如xilinx的GTP,GTX接口bank,不用时要对RX信号处理 |
FPGA | 在原理设计期间必须向CPLD编程人员提供规范的CPLD需求文件 |
FPGA | 在CPLD需求文件必须指定每个管脚的输入和输出状态。 |
FPGA | 对于CPLD尽可能的少用时序逻辑,多使用组合逻辑,尽可能用简单逻辑代替复杂逻辑 |
FPGA | 设计人员提供的逻辑需求要避免竞争和冒险,即用CPLD输出的信号做其他逻辑的输入判定 |
FPGA | 有支持I2C的设计需求,要事先规划好系统I2C拓扑,在芯片选型时要考虑预留逻辑空间。(BMC如果I2C资源够用,CPLD单独占用一组I2C总线) |
连接器 | 高速连接器的带宽要按照1.5-2倍选择 |
连接器 | 确认connector在PCB上的Pin定义方式 |
连接器 | 两块对插板connector的对应Pin脚信号定义是否一致,对于多块单板互连,需要确认对应连接器的物理位置是否正确。 |
连接器 | 根据板厚来确定是否可以选用焊接件和压接器件 |
连接器 | 一般连接器应注意母端有长短针,因此需母端定义电源和GND |
连接器 | 高速信号连接器,高速信号周围的GND Pin一定接地 |
连接器 | 高速信号连接器,定义信号时,注意TX,RX在连接器上的分布,避免TX/RX混在一起(避免cross talk) |
连接器 | 作为一个由两个连接器拼成的接口,需选择同一厂商,同一类型连接器 |
连接器 | SMD连接器选择时,其上面要有一个平面,便于工程的高速机吸嘴吸取不易脱落。Packing优先选择盘装,不用管状的。 |
连接器 | 尽量能够统一为焊接器件或压接器件 |
连接器 | 注意管脚长度的选择 |
连接器 | 在进入layout布局之前务必提供各连接器位置顺序图 |
连接器 | 连接器选型时尽可能选择通用的物料(两家以上Source的),保证一定的可替代性 |
连接器 | 连接器选型时需要考虑PCB的厚径比(不能超过10:1) |
连接器 | 网口连接器选择时要关注连接器颜色,颜色不同会影响产品的外观感知。 |
连接器 | 对于不同速率、种类的接口,如10GE、GE口、FE口、控制口、调试口的鞥可以通过面膜不同颜色进行区分。 |
连接器 | 连接器选择时需要关注是否有定位管脚,没有定位管脚生产加工时可能会出现偏位。 |
连接器 | 连接器选择时需要关注引脚长度和PCB板厚的关系,引脚过长在单板生产加工完成时需要减脚处理,引脚过短(如定位管脚)在单板加工时会出现上翘等现象。 |
时钟 | clock signal(除differential Signal外),要预留可调节EMI 的电容位置,一般为10pF. |
时钟 | PCI-E2.0 slot的clock signal 建议与控制芯片同源。 |
时钟 | 当Clockgen或Clock Buffer使用SYS供电时,应注意网卡、CPLD等芯片的时钟信号是否需要单独的时钟源 |
时钟 | 所有Clockgen和Clock Buffer的SMbus接口上拉的电压应与IC的供电一致 |
时钟 | 当晶振或clock buffer输出的电平和IC需要的电平不一致时需要加AC耦合和阻抗匹配电路,同时要注意SWING和CROSSPOINT设置是否正确。 |
时钟 | 注意Ossilater的clock信号输出电平,如果是LVPECL,外部需要加对地150ohm电阻。对于发射级耦合逻辑电路,需要在外围提供地回流路径。 |
时钟 | CPU的晶振应尽量排布在晶振输入引脚附近。无源晶振要加几十皮法的电容;有源晶振可直接将信号引至CPU的晶振输入脚。 |
硬件设计原理图Checklist 参考案例二 【转载】的更多相关文章
- 硬件开发笔记(四):硬件开发基本流程,制作一个USB转RS232的模块(三):设计原理图
前者 前面建立好的基础的元器件,下面开始设计原理图. 需求 USB转RS232,输出RS232 可以选择性输出5V的TTL 可以选择性输出3.3V的TTL 设计原理图 步骤一:CH340G ...
- Android之 看“马达”如何贯通Android系统 (从硬件设计 --> 驱动 --> HAL --> JNI --> Framework --> Application)
在Android 2.3(Gingerbread) 系统的时候,我写过一篇关于“Android 震动马达系统“的文章,当时的Linux内核还是2.6版本的.写那篇文章的目的,是想彻底的了解从硬件到驱动 ...
- 硬件设计--DC/DC电源芯片详解
本文参考:http://www.elecfans.com/article/83/116/2018/20180207631874.html https://blog.csdn.net/wangdapao ...
- 关于AD9516芯片的硬件设计和FPGA程序编写心得
最近在做一个项目,其中有涉及时钟芯片AD9516的硬件设计和软件编程,有些使用心得,供大家参考讨论. AD9516,这是一个由ADI公司设计的14路输出时钟发生器,具有亚皮秒级抖动性能,还配有片内集成 ...
- SLAM+语音机器人DIY系列:(四)差分底盘设计——1.stm32主控硬件设计
摘要 运动底盘是移动机器人的重要组成部分,不像激光雷达.IMU.麦克风.音响.摄像头这些通用部件可以直接买到,很难买到通用的底盘.一方面是因为底盘的尺寸结构和参数是要与具体机器人匹配的:另一方面是因为 ...
- usb工业相机之硬件设计-双缓冲-双端口sdram-fpga
usb工业相机之硬件设计-双缓冲-双端口sdram-fpga 在前期的产品设计中,采用cb提供的结构,68013直接操作摄像头,iic配置摄像头寄存器,板载晶振提供时钟,摄像头的pclk直接接ifcl ...
- 《手把手教你》系列基础篇(九十七)-java+ selenium自动化测试-框架设计篇-Selenium方法的二次封装和页面基类(详解教程)
1.简介 上一篇宏哥介绍了如何设计支持不同浏览器测试,宏哥的方法就是通过来切换配置文件设置的浏览器名称的值,来确定启动什么浏览器进行脚本测试.宏哥将这个叫做浏览器引擎类.这个类负责获取浏览器类型和启动 ...
- Android实训案例(二)——Android下的CMD命令之关机重启以及重启recovery
Android实训案例(二)--Android下的CMD命令之关机重启以及重启recovery Android刚兴起的时候,着实让一些小众软件火了一把,切水果,Tom猫,吹裙子就是其中的代表,当然还有 ...
- 《Linux内核设计与实现》 第一二章学习笔记
<Linux内核设计与实现> 第一二章学习笔记 第一章 Linux内核简介 1.1 Unix的历史 Unix的特点 Unix很简洁,所提供的系统调用都有很明确的设计目的. Unix中一切皆 ...
随机推荐
- 初识Qt鼠标、键盘事件及定时器和随机数
1.新建Qt Gui应用,项目名称为“myEvent”,基类名称为QWidget,类名称为Widget. 2.widget.h文件中添加以下代码,该段代码中包含了三个事件函数和一个槽函数 privat ...
- 学记笔记 $\times$ 巩固 · 期望泛做$Junior$
最近泛做了期望的相关题目,大概\(Luogu\)上提供的比较简单的题都做了吧\(233\) 好吧其实是好几天之前做的了,不过因为太颓废一直没有整理-- \(Task1\) 期望的定义 在概率论和统计学 ...
- HDU1042 N!(大数问题,万进制)
题目链接: http://acm.hdu.edu.cn/showproblem.php?pid=1042 N! Time Limit: 10000/5000 MS (Java/Others) M ...
- fastRPC服务使用
现在出现了很多中间件解决跨语言问题,使用RPC远程调用:但是庞大是个问题,而且要按照格式使用.尤其是源码量比较庞大. 为了简单易用,我采用订阅发布模型,在此基础上创建了fastRPC,模拟RPC,调用 ...
- pci枚举初始化部分(1)
基于linux-4.20-rc3源码分析 1 .扫描所有PCI设备并检测,填充设备结构体 static struct pci_dev *pci_scan_device(struct pci_bus * ...
- #leetcode刷题之路18-四数之和
给定一个包含 n 个整数的数组 nums 和一个目标值 target,判断 nums 中是否存在四个元素 a,b,c 和 d ,使得 a + b + c + d 的值与 target 相等?找出所有满 ...
- go语言笔记(一)
packge main import "fmt" func main(){ fmt.println("hello") } 大括号约定 方法名首字母区分方法类型, ...
- CBrother异或加密与C++异或加密函数
CBrother脚本异或加密与C++异或加密函数 异或对于数据加密来说是最简单的方式,在一般的安全性要求不是非常高的地方,异或加密是最好的选择. C++异或加密代码 int g_PWD = 0xffe ...
- 使用CBrother做TCP服务器与C++客户端通信
使用CBrother脚本做TCP服务器与C++客户端通信 工作中总是会遇到一些对于服务器压力不是特别大,但是代码量比较多,用C++写起来很不方便.对于这种需求,我选择用CBrother脚本做服务器,之 ...
- 托管代码编写mssql存储过程
参考:http://wenku.it168.com/d_000642903.shtml 打开vs,创建数据库项目,添加新项,选择sql clr c#, 选择存储过程. 样例: [Microsoft.S ...