PCB主线布线规范—高速线之DDR2

一、DDR2时钟线走线规则
a)时钟线包括
MEM_CLKOUT#0、MEM_CLKOUT0、MEM_CLKOUT#1、MEM_CLKOUT1，MEM_CLKOUT#2、MEM_CLKOUT2；
MEM_CLKOUT#3、MEM_CLKOUT3、MEM_CLKOUT#4、MEM_CLKOUT4、MEM_CLKOUT#5、MEM_CLKOUT5。
b)DDR2时钟线走线规则
分线对与对之间的间距为20mil min；
DDR时钟线对其他线的间距为20mil min；
北桥Breakout出来4mil，差分线对内间距6mil min，长度控制1000mil以内。再出来线宽6.5mil，差分线对内 两根线的间距为5mils，蛇形线间距为20mils；
c)DDR2时钟线走线长度约束规则
差分线对内两根线±10mils；
每个DIMM三对差分线匹配在50mils内，即最大值减最小值不大于50mils；
每个DIMM三对差分线匹配在50mils内，即最大值减最小值不大于50mils；
所有线长在2850mils和6500mils间
d)阻抗控制：
70Ω±10%(差分线)
二、DDR2 数据线走线规则
a) DDR2 数据线定义，共八组
MEM_DAT[7..0]，MEM_DM0，MEM_DQS0，MEM_DQS#0；
MEM_DAT[15..8]，MEM_DM1，MEM_DQS1，MEM_DQS#1；
MEM_DAT[23..16]，MEM_DM2，MEM_DQS2，MEM_DQS#2；
MEM_DAT[31..24]，MEM_DM3，MEM_DQS3，MEM_DQS#3；
MEM_DAT[39..32]，MEM_DM4，MEM_DQS4，MEM_DQS#4；
MEM_DAT[47..40]，MEM_DM5，MEM_DQS5，MEM_DQS#5；
MEM_DAT[55..48]，MEM_DM6，MEM_DQS6，MEM_DQS#6；
MEM_DAT[63..56]，MEM_DM7，MEM_DQS7，MEM_DQS#7。
b)DDR2 DATA线走线规则
所有DATA线均参考GND；
MEM_DQS[7..0]，MEM_DQS#[7..0]为差分线，北桥Breakout出来4mil，差分线对内间距6milmin。长度控制 700mil以内。再出来线宽6.5mils，差分线对内间距5mil与其它间距18.5milmin。蛇形线间距为20mils；
MEM_DAT[63..0]，MEM_DM[7..0]北桥Breakout出来线宽4mil与其它6mil间距长度控制700mil以内，再出来线宽 6.5mil同其它18.5milmin间距，蛇形线间距为20mils。
c)DDR2数据线走线等长约束规则
所有DATA线组线长在2000mils和7000mils间；
MEM_DQS=MEM_DQS#±10mils；
每组中DATA和DM的线长为DQS平均线长±50mils；
MEM_DQS=MEM_CLKOUT平均值±1000mils；
d)阻抗控制
Data，Data Mask：40Ω±10%，W10；
Data Strobes：70Ω±15%(差分线)，W10S5。
三、DDR2 控制线走线规则
a) DDR2控制线定义
MEM_CS#0、MEM_CS#1、MEM_CS#2、MEM_CS#3、MEM_CKE0，MEM_CKE1、MEM_CKE2、MEM_CKE3、MEM_ODT0、MEM_ODT1，MEM_ODT2、MEM_ODT3。
b) DDR2 控制线走线规则
北桥Breakout出来5mil，与其它间距5milmin，长度控制700mil以内。再出来线宽7.5mils，与其它控制线间距9.5mil min。
c) DDR2 控制线等长规则
所有控制线长在2000mils和5650mils间。
四、DDR2 命令线走线规则
a) DDR2 Command线定义
MEM_ADD[14..0]，MEM_BA[2..0]，MEM_RAS#，MEM_CAS#，MEM_WE#。
b) DDR2 Command线走线规则
北桥Breakout出来5mil，与其它间距5milmin。长度控制700mil以内。再出来线宽9.5mils，与其它Command线间距5.5mil min。
c) DDR2 Command线等长约束规则
所有Command组线长在2000mils和5650mils间；
每个通道Command和CTRL线中最长线与最小线差在1750mils内；
对于每个DIMM，时钟线最大值1100mils≤线长≤时钟线最小值600mils。
d) 阻抗控制
45Ω±10%，W8。