用嵌入式块RAM IP核配置一个双口RAM
本次设计源码地址:http://download.csdn.net/detail/noticeable/9914173
实验现象:通过串口将数据发送到FPGA 中,通过quartus II 提供的in system memory content editor 工具查看RAM中接收到的数据,当需要是,按下按键KEY0,将FPGA 的RAM 中存储的数据通过串口发送出去。
知识点:
(1)存储器IP核的使用(2)in system memory content editor 内存查看工具的使用
系统结构框图如下,如何绘制在http://www.cnblogs.com/noticeable/p/7248404.html可以进行查看
设计过程:复制之前写的uart工程,打开,添加menmoryIP核
然后直接next,直到finish,此时就可以将IP核添加完毕了。
直接将IP核生成的文件设置为顶层文件,编写testbench文件对其进行仿真
`timescale 1ns/1ns
`define clock_period module dua_ram_tb;
reg clock;
reg [:]data;
reg [:]rdaddress;
reg [:]wraddress;
reg wren;
wire [:]q;
integer i;
dua_ram dua_ram0(
.clock(clock),
.data(data),
.rdaddress(rdaddress),
.wraddress(wraddress),
.wren(wren),
.q(q)
);//端口连接 initial clock=;
always#(`clock_period/)clock=~clock; initial begin
data=;
rdaddress=;
wraddress=;
wren=;
#(`clock_period*+);
for(i=;i<=;i=i+)begin // 写操作
wren=;
data=-i;
wraddress=i;
#(`clock_period);
end
wren=;
#(`clock_period*+);//延迟一段时间后进行读操作
for(i=;i<=;i=i+)begin // 读操作
rdaddress=i;
#(`clock_period);
end
#;
$stop;
end
endmodule
设置仿真脚本,点击仿真,进行前仿
仿真完了,可以对双口RAM有一个基本了解了,下面就将其添加到之前写的uart工程中
新建一个uart_dpram.v文件,并设置其为顶层文件,代码按照结构图进行编辑如下:
module uart_dpram(
clk,
rst_n,
key_in,
rs232_rx,
rs232_tx);
input clk;
input rst_n;
input key_in;
input rs232_rx; //串口读取端口
output rs232_tx; //串口写出端口 wire key_flag; //按键检测标志
wire key_state; //按键状态标志
wire rx_done; //读取完成标志
wire tx_done; //写出完成标志
wire send_en; //写出使能
wire [:]rdaddress,wraddress; //读地址和写地址
wire wren; //写入使能
wire [:]rx_data,tx_data; //待读取数据与发送数据 uart_tx uart_tx_a(
.clk(clk),
.rst_n(rst_n),
.send_en(send_en),
.baud_set('d0),
.tx_done(tx_done),
.rs232_tx(rs232_tx),
.data_byte(tx_data),
.uart_state()
); uart_rx uart_rx_a(
.clk(clk),
.rs232_rx(rs232_rx),
.baud_set('d0),
.rst_n(rst_n),
.data_byte(rx_data),
.rx_done(rx_done)
);
key_filter key_filter_a(
.clk(clk),
.rst_n(rst_n),
.key_in(key_in),
.key_flag(key_flag),
.key_state(key_state)
); dua_ram dua_ram_a(
.clock(clk),
.data(rx_data), //存储器入口是读取的数据
.rdaddress(rdaddress),
.wraddress(wraddress),
.wren(wren),
.q(tx_data) //存储器的出口是要写出的数据
);//端口连接
ctrl ctrl_a(
.clk(clk),
.rst_n(rst_n),
.key_flag(key_flag),
.key_state(key_state),
.rx_done(rx_done),
.tx_done(tx_done),
.rdaddress(rdaddress),
.wraddress(wraddress),
.wren(wren),
.send_en(send_en)
); endmodule
如代码中所说,ctrl模块没有定义,编译肯定是会报错的,下面继续编写ctrl 模块,新建一个ctrl.v文件,编辑如下:
module ctrl(
clk,
rst_n,
key_flag,
key_state,
rx_done,
tx_done,
rdaddress,
wraddress,
wren,
send_en
);//控制模块 input clk;
input rst_n;
input key_flag;
input key_state;
input rx_done;
input tx_done;
output reg[:]rdaddress;
output reg[:]wraddress;
output wren; //写入使能信号
output reg send_en; //发送使能 assign wren=rx_done; //读取完成的信号即可以写入了
reg do_send; //发送标志
reg r0_send_done,r1_send_done; //发送缓冲寄存器 always@(posedge clk or negedge rst_n)//写地址
if(!rst_n)
wraddress<='d0;
else if(rx_done) //每读取完一次,写入地址+1
wraddress<=wraddress+'d1;
else
wraddress<=wraddress; always@(posedge clk or negedge rst_n)
if(!rst_n)
do_send<=;
else if(key_flag&&!key_state) //如果按键按下一次,发送状态改变一次
do_send<=~do_send; always@(posedge clk or negedge rst_n)//读地址
if(!rst_n)
rdaddress<='d0;
else if(do_send&&tx_done) //发送状态为发送,且1byte数据已经发送完成了,则读地址+1
rdaddress<=rdaddress+'d1; always@(posedge clk or negedge rst_n)///ram读有两拍的延迟,所以加两级寄存器对发送使能进行缓存
if(!rst_n) begin
r0_send_done<='b0;
r1_send_done<='b0;
end
else begin
r0_send_done<=(do_send&&tx_done);
r1_send_done<=r0_send_done;
end always@(posedge clk or negedge rst_n)//发送使能
if(!rst_n)
send_en<=;
else if(key_flag&&!key_state)
send_en<='b1;
else if(r1_send_done)
send_en<=;
else
send_en<=; endmodule
编写testbench文件进行仿真,将test9中的keymodule 复制到本工程的testbench文件夹下,并添加到工程中
`timescale 1ns/1ns
`define clock_period
module uart_dpram_tb;
reg clk;
reg rst_n;
wire key_in;
wire rs232_rx;
wire rs232_tx;
wire tx_done;
reg [:]data_byte_t;
reg send_en;
wire [:]baud_set;
reg press; assign baud_set = 'd0;
uart_dpram uart_dpram_1(
.clk(clk),
.rst_n(rst_n),
.key_in(rst_n),
.rs232_rx(rs232_rx),
.rs232_tx(rs232_tx)); uart_tx uart_tx1(
.clk(clk),
.rst_n(rst_n),
.send_en(send_en),
.baud_set(baud_set),
.tx_done(tx_done),
.rs232_tx(rs232_rx),
.data_byte(data_byte_t),
.uart_state()
); key_module key_module1(
.press(press),
.key(key_in)
);
initial clk=;
always#(`clock_period/) clk=~clk;
//发送数据
initial begin
rst_n = 'b0;
press = ;
data_byte_t = 'd0;
send_en = 'd0;
#(`clock_period*+)
rst_n='b1;
#(`clock_period*+) data_byte_t<='haa;
send_en<='d1;
#(`clock_period)
send_en<='d0; @(posedge tx_done)//等待传输完成的上升沿 #(`clock_period*)//重新发送
data_byte_t<='h55;
send_en<='d1;
#(`clock_period)
send_en<='d0;
@(posedge tx_done)//等待传输完成的上升沿
#(`clock_period*)//重新发送
data_byte_t<='hcc;
send_en<='d1;
#(`clock_period)
send_en<='d0; @(posedge tx_done)//等待传输完成的上升沿
#(`clock_period*)//重新发送
data_byte_t<='hff;
send_en<='d1;
#(`clock_period)
send_en<='d0; //按下按键读取发送出去的内容
@(posedge tx_done) #(`clock_period*); press = ;
#(`clock_period*)
press = ;
#(`clock_period*); end
endmodule
添加路径如下:
点击仿真,仿真结果如下
引脚配置,烧写程序,进行扳级验证,这里GPIO0_D0连接到USB_TTL的TXD,GPIO0_D1连接到USB_TTL 的RXD即可。
打开串口调试软件,连接USB-TTL模块,发送数据,按下按键KEY_1,FPGA不断把刚才发到ram中的数据读取出来,再按一下,停止发送,效果图如下所示
用嵌入式块RAM IP核配置一个双口RAM的更多相关文章
- 第7讲 SPI和RAM IP核
学习目的: (1) 熟悉SPI接口和它的读写时序: (2) 复习Verilog仿真语句中的$readmemb命令和$display命令: (3) 掌握SPI接口写时序操作的硬件语言描述流程(本例仅以写 ...
- SPI和RAM IP核
学习目的: (1) 熟悉SPI接口和它的读写时序: (2) 复习Verilog仿真语句中的$readmemb命令和$display命令: (3) 掌握SPI接口写时序操作的硬件语言描述流程(本例仅以写 ...
- 7 Series GTP IP核使用总结 IP核配置篇
FPGA内嵌收发器相当于以太网中的PHY芯片,但更灵活更高效,线速率也在随着FPGA芯片的发展升级.本文对7系列FPGA内部高速收发器GTP IP核的配置和使用做些简单的总结,以备后续回顾重用.本文是 ...
- 单口 RAM、伪双口 RAM、真双口 RAM、单口 ROM、双口 ROM 到底有什么区别呢?
打开 IP Catalog,搜索 Block Memory Generator,即可看到其 Memory Type 可分为 5 中,分别是单口 RAM(Single Port RAM).伪双口 RAM ...
- 双口RAM,值得研究
在FPGA设计过程中,使用好双口RAM,也是提高效率的一种方法. 官方将双口RAM分为简单双口RAM和真双口RAM. 简单双口RAM只有一个写端口,一个读端口. 真双口RAM分别有两个写端口和两个读端 ...
- FMC与FPGA双口ram通讯
硬件环境:ARM+FPGA通过FMC互联,STM32F767和 EP4CE15F23I7 FMC设置,STM的系统时钟HCLK为216MHz /* FMC initialization functio ...
- 单口RAM、双口RAM、FIFO
单口与双口的区别在于,单口只有一组数据线与地址线,因此读写不能同时进行.而双口有两组数据线与地址线,读写可同时进行.FIFO读写可同时进行,可以看作是双口. 双口RAM分伪双口RAM(Xilin ...
- 【iCore1S 双核心板_FPGA】例程十七:基于双口RAM的ARM+FPGA数据存取实验
实验现象: 核心代码: module DUAL_PORT_RAM( input CLK_12M, inout WR, input RD, input CS0, :]A, :]DB, output FP ...
- xilinx IP核配置,一步一步验证Xilinx Serdes GTX最高8.0Gbps
版权声明:本文为博主原创文章,未经博主允许不得转载. https://blog.csdn.net/u010161493/article/details/77658599 目录(?)[+] 之前 ...
随机推荐
- 小程序开发------mpvue开发时间轴
亲们支持我的新博客哦==>地址(以后更新会尽量在新博客更新,欢迎大家访问加入我的后宫w) ) 效果展示: 技术栈:mpvue demo==> 代码:
- kubernets网络模式
参考:https://www.kubernetes.org.cn/2059.html
- 2008nian元旦
我要做---->> 控制财务状况---1记账 2 炒股或基金 3预算 锻炼---每次要达到锻炼的效果 学习计划-- 1报班架构 2 项目管理 3读书 爱好---做饭,收拾整理 职业规划. ...
- Eclipse关于怎么调出web project
myeclipse和eclipse两个软件不一样的点很多,当然玩的时候也会遇到找不到的选项 此片摘自: https://www.cnblogs.com/icebutterfly/p/7771936.h ...
- codeforces 1041A Heist
electronic a.电子的 heist v.抢劫 in ascending order 升序 indice n.标记 device n.装置设备 staff n.职员 in arbitrary ...
- Linux命令简写和全称
alias :Create your own name for a commandcat: Concatenate 串联cd:Change directory 切换目录cp: Copy file 复制 ...
- 转:解决AndroidStudio连不上Android设备真机的问题
Android手机开发Android应用的时候,需要连接真机,进行应用软件的真机调试,但是由于诸多原因,可能导致无法与实现连接: 在我们连接了Android设备出现上面这种情况的时候,可以打开设备管理 ...
- JAVA字符串类
一.字符串类String1.String是一个类,位于java.lang包中2.创建一个字符串对象的2种方式: String 变量名=“值”; String 对象名=new String(“值”);3 ...
- 手游开发之lua的table 元表的运用
元表在项目中的运用,其中就包括元方法这点.元方法是指__index和__newIndex,下面我总结下,更详细的例子讲解可以参考<lua程序设计 第2版>的第13章内容.长h短说,简言之有 ...
- Linux vfpd锁定用户目录
在linux ftp配置中,为了防止用户cd 到其他目录,需要锁定用户的根目录. Step1:修改配置文件 [root@ess ~]# vi /etc/vsftpd/vsftpd.conf #chro ...