PCIe基础篇（一）、基础知识扫盲

1、PCIe：Peripheral Component interconnect Expess,外围组件接口互联，属于第三代IO总线，PCIe的传输速率指的是实际的有效传输速率，为RAW data（原始数据）的80%，因为其采用了8b/10b编解码技术，有效数据是原始数据的0.8，PCIe的iyidai和第二代采用8b/10b编解码技术，第三代、第四代、第五代采用128b/130b编解码技术。

2、PCI总线是一种共享总线，所以需要有特定的仲裁器（Arbiter）来决定当前时刻总线的控制权。一般该仲裁器位于北桥中，而仲裁器（主机）通过一对引脚REQ#和GNT#（grant）来与各个从机连接。

PCI总线是一种地址和数据复用的总线，地址和数据占用同一组信号线。PCIe采用了差分、全双工的传输设计，允许在同一时刻，同时进行发送进而接收数据，设备之间通过双向的Link连接，每个Link支持1~32个通道（lane），由于是串行总线，因此所有的数据（包括配置信息等）都是以数据包为单位进行发送。

PCIe中还引入了嵌入式时钟计数，发送端不再向接收端发送时钟，但是接收端可以通过8b/10b的编码从数据通道中恢复出时钟.PCIe是一种点对点连接的总线，不是共享总线。但是PCIe可以通过SWITCH连接多个PCIe设备，Switch包含了多个类似于PCI总线中桥的该概念。

上图中，Root Component作为Root，是CPU和PCIe总线系统通信的媒介。endpoint位于PCIe总线系统拓扑结构中的最末段，一般作为总线操作的发起作者（initiator，类似于主机）与终结者（Completers，类似于从机），endpoint只能接收上级拓扑的数据包或者向上级发送数据包。

此外，Leagcy PCIe Endpoint指的是元贝准备设计为PCI-X总线接口的设备，却被改为PCIe接口的设备，native PCIe ENDpoint指的是标准的PCIe设备。Legacy PCIe Endpoint可以使用一些在native PCIe Endpoint禁止使用的操作。native PCIe Endpoint则全部通过内存映射来操作，所以Native PCIe Endpoint也被称为Memory Mapped Devices（MMIO Device）