(原创)Spice 网表范例
一、常规网表
Inverter
.lib "D:\lib\l0040ll_v1p4_1r.lib" TT .param SUPPLY=.1V
.param T=10ns
.param dt=.02ns
.temp
.global VDD VSS
.option MEASDGT= post *MEASDGT=3表示输出结果保留3位有效数字 VVDD VDD 'SUPPLY' *********** 反相器 ****************
.subckt Inverter
*Inputs
+ in
*Supply
+ VDD GND
*Outputs
+ out XP1 out in VDD VDD p11ll_ckt W=200n L=40n
XN1 out in GND GND n11ll_ckt W=120n L=40n .ends
******************************************** X_Inverter
*Inputs
+ in
*Supply
+ VDD GND
*Outputs
+ out
+ Inverter C_load out 1.5f *Vin in PWL(0n 0V,"T-dt" 0V , T SUPPLY , "2*T-dt" SUPPLY, "2*T" 0V , "3*T-dt" 0V) *--
Vin in PULSE( SUPPLY "T*0.5" 0n 0n "T*0.5" T) _| ̄|_ *测量语句
.Measure tran V_in find V(in) when V(out)="0.1*SUPPLY" rise= .Measure tran pwr AVG P(VVDD) From=0ns To="3*T-dt" .Measure tran Tr trig V(out) val='0.1*SUPPLY' rise=
+ targ V(out) val='0.9*SUPPLY' rise= *瞬态扫描语句
.tran .001n "6*T"
*+ sweep monte=
+ sweep SUPPLY .6V .1V .1V *.print tran V(in) V(out) .probe v(*)
.end
二、直流分析网表
HSPICE demo .LIB ".\cmos25_level49.lib" TT .temp
.plot DC I(M0) VVSS VSS
VVDS D VSS
VVGS G VSS 0.5 .dc VVDS 0.1 sweep VVGS 0.5 2.5 0.5
M0 D G VSS VSS nmos L=.5u W=.8u .end
打开生成的.sw0文件可以看到如下的波形:
Ids:
Vd:
Vg:
(原创)Spice 网表范例的更多相关文章
- 【黑金原创教程】【TimeQuest】【第二章】TimeQuest模型角色,网表概念,时序报告
声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/al ...
- 【黑金原创教程】【TimeQuest】【第五章】网表质量与外部模型
声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/al ...
- (原创)详解Quartus导出网表文件:.qxp和.vqm
当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护. 下面讲解这两个文件的具体生成步骤: 一.基本概念 QuartusII的qxp文件为QuartusII Exp ...
- 15.导入网表及status介绍[原创]
一.导入网表 在导入网表之前你的封装需确认是在你的封装路径下 建立Board工程后: ① ② ③ ④放置器件 ⑤ (切记,封装路径一定要添加) 二.status介绍 --- (常用) -------- ...
- [转载][FPGA]Quartus代码保护-生成网表文件
0. 简介 当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护. 下面讲解这两个文件的具体生成步骤: 1. 基本概念 QuartusII的qxp文件为Quartu ...
- cadence16.6 中orcad导出网表时ERROR (ORCAP-5004)
ORCAD网表输出时 ERROR (ORCAP-5004):Error initializing COM property pages 之前遇到过这个问题,解决后忘了记录下来了.依稀记得问题答 ...
- 用Modelsim仿真QuartusII综合后网表时库的添加方法(转)
这两天做综合后仿真,发现FPGA器件库又不会加了,无奈上网找方法.说起来不好意思,很早就接触Modelsim这个仿真软件了,可是没有好好琢磨.把这两天找的方法贴出来,再加上自己的理解,以后忘了可以上博 ...
- hive建表范例
建表范例:支持update和delete create table aaa( id string, visitor_name string ) clustered by(id) into bucket ...
- OrCAD生成网表
1. 先选中.dsn设计文件 2. 按照默认设置,点击OK即可生成网表
随机推荐
- 自动化定位——通过XPath定位元素
XPath是一种XML文档中定位元素的语言.该定位方式也是比较常用的定位方式 1通过属性定位元素 find_element_by_xpath("//标签名[@属性='属性值']") ...
- js实现获取对象key名
使用for in遍历对象时,需要用hasOwnProperty(key)方法过滤掉非对象自身的属性(继承自原型链的属性) var obj = { "name" : "zh ...
- Android studio和Genymotion-VirtualBox的配合使用
Android Studio自带的模拟器实在是太慢了,对于我这种急性子来说简直...好了,我不想说脏话 那么我们就愉快的使用Genymotion好了 Android 开发最好的网站:http://ww ...
- 2018 HDU多校第三场赛后补题
2018 HDU多校第三场赛后补题 从易到难来写吧,其中题意有些直接摘了Claris的,数据范围是就不标了. 如果需要可以去hdu题库里找.题号是6319 - 6331. L. Visual Cube ...
- css3 翻牌动画
最近做了一个特效,css是从网上找的,地址是这个: CSS3 animate flip下的纸牌翻转效果实例页面 把其中核心的css代码扒出来如下: /* The properties in this ...
- SD卡两种操作模式在项目中应用的比较
1.SDIO接口传输速度比SPI接口传输速度快:2.STM32的SDIO口还真的不好用 特别是4BIT的方式 我都纠结了好久了 用1BIT的方式倒是可以 速度大概可以到读2M字节每秒(STM32F20 ...
- 二进制转base64
一. 以fetch的获取数据 1. response(后台返回): const buffer = response.arrayBuffer(),将二级制转成arrayBuffer类型 2. buffe ...
- 一、linux概述
1. 学习Linux之前先了解Unix Unix是一个强大的多用户.多任务操作系统.于1969年在AT&T的贝尔实验室开发.UNIX的商标权由国际开放标准组织(The Open Group) ...
- vue中几种常见技巧
1.校验延迟:点击进入页面不希望校验必填字段this.$nextTick(() => { this.$refs.formRules.clearValidate() })2.$on $emit $ ...
- 多选框取值checkbox
取值//js var obj = document.getElementsByName("NAME"); var s=''; for(var i=0;i<obj.length ...