(原创)Spice 网表范例
一、常规网表
Inverter
.lib "D:\lib\l0040ll_v1p4_1r.lib" TT .param SUPPLY=.1V
.param T=10ns
.param dt=.02ns
.temp
.global VDD VSS
.option MEASDGT= post *MEASDGT=3表示输出结果保留3位有效数字 VVDD VDD 'SUPPLY' *********** 反相器 ****************
.subckt Inverter
*Inputs
+ in
*Supply
+ VDD GND
*Outputs
+ out XP1 out in VDD VDD p11ll_ckt W=200n L=40n
XN1 out in GND GND n11ll_ckt W=120n L=40n .ends
******************************************** X_Inverter
*Inputs
+ in
*Supply
+ VDD GND
*Outputs
+ out
+ Inverter C_load out 1.5f *Vin in PWL(0n 0V,"T-dt" 0V , T SUPPLY , "2*T-dt" SUPPLY, "2*T" 0V , "3*T-dt" 0V) *--
Vin in PULSE( SUPPLY "T*0.5" 0n 0n "T*0.5" T) _| ̄|_ *测量语句
.Measure tran V_in find V(in) when V(out)="0.1*SUPPLY" rise= .Measure tran pwr AVG P(VVDD) From=0ns To="3*T-dt" .Measure tran Tr trig V(out) val='0.1*SUPPLY' rise=
+ targ V(out) val='0.9*SUPPLY' rise= *瞬态扫描语句
.tran .001n "6*T"
*+ sweep monte=
+ sweep SUPPLY .6V .1V .1V *.print tran V(in) V(out) .probe v(*)
.end
二、直流分析网表
HSPICE demo .LIB ".\cmos25_level49.lib" TT .temp
.plot DC I(M0) VVSS VSS
VVDS D VSS
VVGS G VSS 0.5 .dc VVDS 0.1 sweep VVGS 0.5 2.5 0.5
M0 D G VSS VSS nmos L=.5u W=.8u .end
打开生成的.sw0文件可以看到如下的波形:
Ids:

Vd:

Vg:

(原创)Spice 网表范例的更多相关文章
- 【黑金原创教程】【TimeQuest】【第二章】TimeQuest模型角色,网表概念,时序报告
声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/al ...
- 【黑金原创教程】【TimeQuest】【第五章】网表质量与外部模型
声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/al ...
- (原创)详解Quartus导出网表文件:.qxp和.vqm
当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护. 下面讲解这两个文件的具体生成步骤: 一.基本概念 QuartusII的qxp文件为QuartusII Exp ...
- 15.导入网表及status介绍[原创]
一.导入网表 在导入网表之前你的封装需确认是在你的封装路径下 建立Board工程后: ① ② ③ ④放置器件 ⑤ (切记,封装路径一定要添加) 二.status介绍 --- (常用) -------- ...
- [转载][FPGA]Quartus代码保护-生成网表文件
0. 简介 当项目过程中,不想给甲方源码时,该如何?我们可以用网表文件qxp或者vqm对资源进行保护. 下面讲解这两个文件的具体生成步骤: 1. 基本概念 QuartusII的qxp文件为Quartu ...
- cadence16.6 中orcad导出网表时ERROR (ORCAP-5004)
ORCAD网表输出时 ERROR (ORCAP-5004):Error initializing COM property pages 之前遇到过这个问题,解决后忘了记录下来了.依稀记得问题答 ...
- 用Modelsim仿真QuartusII综合后网表时库的添加方法(转)
这两天做综合后仿真,发现FPGA器件库又不会加了,无奈上网找方法.说起来不好意思,很早就接触Modelsim这个仿真软件了,可是没有好好琢磨.把这两天找的方法贴出来,再加上自己的理解,以后忘了可以上博 ...
- hive建表范例
建表范例:支持update和delete create table aaa( id string, visitor_name string ) clustered by(id) into bucket ...
- OrCAD生成网表
1. 先选中.dsn设计文件 2. 按照默认设置,点击OK即可生成网表
随机推荐
- SpringBoot+mybatis:报错Fri Oct 19 14:29:24 CST 2018 WARN: Establishing SSL connection without server's identity verification is not recommended. According to MySQL 5.5.45+, 5.6.26+ and 5.7.6+ requiremen
报错:Fri Oct 19 14:29:24 CST 2018 WARN: Establishing SSL connection without server's identity verifica ...
- Altium Designer添加元件库文件
1 默认元件库路径 C:\Users\Public\Documents\Altium\AD 10.0.0.20340\Library 2 创建元件原理图库 图2.1 新建schlib 图2.2 绘制元 ...
- 『计算机视觉』物体检测之RefineDet系列
Two Stage 的精度优势 二阶段的分类:二步法的第一步在分类时,正负样本是极不平衡的,导致分类器训练比较困难,这也是一步法效果不如二步法的原因之一,也是focal loss的motivation ...
- BUAA_OO第二单元作业总结——多线程
OO第二单元作业总结——多线程 单元任务 本单元主要的内容是通过模拟电梯的运行来熟悉多线程的实现,从简单的单部FAFS电梯开始,ALS电梯,到最后的多部ALS电梯. 一.设计策略分析总结 1.1 多线 ...
- 搭建iview环境
一.最快捷方式安装: $ npm install iview --save 二.一般在 webpack 入口页面 main.js 中如下配置: import Vue from 'vue'; impor ...
- Tomcat并发优化和缓存优化
Tomcat并发优化 1.调整连接器connector的并发处理能力 在Tomcat 配置文件 server.xml 中的 <Connector ... /> 配置中 1.参数说明 max ...
- python之json序列
# from urllib import request## f=request.urlopen("http://123.178.101.29:81/xs_main.aspx?xh=2015 ...
- Https 单向验证 双向验证
通讯原理 participant Client participant Server Client->>Server: 以明文传输数据,主要有客户端支持的SSL版本等客户端支持的加密信息 ...
- mybatis源码解析之Configuration加载(三)
概述 上一篇我们主要分析了下<environments>标签下面,transactionManager的配置,上问最后还有个遗留问题:就是在设置事物管理器的时候有个autocommit的变 ...
- Unity 关于AssetBundle读取场景
一. 1.关于如何打包成ab包,就不多说了,网上很多教程,siki学院也有siki老师的免费视频教程挺详细的,可以看看 http://www.sikiedu.com/my/course/74 2.为了 ...