CTS 如何处理 gating clock 和 generated clock

1. CTS 时会将 ICG cell 作为 implicit nostop pin 处理，直接穿透，以 ICG cell 后面的 sink 点作为真正的 sink 来长 tree

2. CTS 时会将 generated clock 作为 implicit nonstop pin，直接穿透，以其后面的 sink 点来长 tree；同时会以 generated clock pin 为 start 点，将其自己的 sink pin 长齐

3. 有时候会遇到这样一个问题： clock tree summary 中看到某个 clock 的 longest delay 和 shortest delay，但是在 detail path report 中可能会发现 clock 的 latency 比 summary 中的 shortest delay 还要小！ 这个是正常的，因为考虑到 ocv，一般会设定一个 derate 参数，比如 early  0.95，然后在 path report 中就会将 capture clock latency 乘以这个 derate 参数，以此来做 setup check。所以会看到 path report 中的 clock latency 可能比 summary report 中的 shortest delay 还小。

|---------------------------------------|