CAN总线过载帧

---

过载帧

过载帧与主动错误帧具有相同的格式。但是，过载帧只能在帧间间隔产生，因此可通过这种方式区分过载帧和错误帧（错误帧是在帧传输时发出的）。过载帧由两个字段组成，即过载标志和随后的过载定界符。过载标志由6 个显性位和紧随其后的其他节点产生的过载标志构成（而主动错误标志最多包含12个显性位）。过载定界符包含8 个隐性位。节点在两种情况下会产生过载帧：

1、节点在帧间间隔检测到非法显性位。在IFS 的第三位期间检测到显性位除外。这种情况下，接收器会把它看作一个SOF 信号。

2、由于内部原因，节点尚无法开始接收下一条报文。节点最多可产生两条连续的过载帧来延迟下一条报文的发送。

---

帧间间隔

帧间间隔将前一条帧（无论何种类型）与其后的数据帧或远程帧间隔开。帧间间隔至少由3 个隐性位构成，又称为间断。间断使节点在发送下一条报文之前有时间进行内部处理。在间断之后， CAN 总线将保持隐性状态（总线空闲），直至下一条报文开始发送。

---

位时序逻辑

位时序逻辑（Bit Timing Logic， BTL）可监控总线输入，并根据CAN 协议处理与总线相关的位时序操作。BTL 在起始帧时，对从隐性状态到显性状态的总线过渡进行同步操作（称为硬同步）。如果CAN 控制器本身不发送显性位，则在以后的隐性状态到显性状态总线过渡时会再进行同步操作（称为再同步）。BTL 还提供可编程时间段以补偿传播延迟时间和相位位移，并对位时段内的采样点位置进行定义。对BTL 的编程取决于波特率和外部物理延迟时间。

---

版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA极客空间 微信公众号

---

扫描二维码关注杭州卿萃科技FPGA极客空间

---