Verilog MIPS32 CPU（一）-- PC寄存器

• Verilog MIPS32 CPU（一）-- PC寄存器
• Verilog MIPS32 CPU（二）-- Regfiles
• Verilog MIPS32 CPU（三）-- ALU
• Verilog MIPS32 CPU（四）-- RAM
• Verilog MIPS32 CPU（五）-- CP0
• Verilog MIPS32 CPU（六）-- MDU
• Verilog MIPS32 CPU（七）-- DIV、DIVU
• Verilog MIPS32 CPU（八）-- 控制器

module pcreg(
    input clk,
    input rst,
    input ena,
    input [:] data_in,
    output [:] data_out
    );

    reg [:] data='b0;

    always @(posedge clk or posedge rst) begin
        if(rst) data<='h00400000;        //reset key
        else begin
            if(ena) data<=data_in;        //enable ,input
        end
    end

    assign data_out    =   data;

endmodule