DRAM（MT48LC8M32B2）学习

Micron公司，型号为MT48LC8M32B2的DRAM，其86PIN的 TSOP封装引脚定义

Micron公司，型号为MT48LC8M32B2的DRAM，其86PIN的 TSOP封装引脚定义如上图所示。其型号中8M32则表示2Megx32X4banks = 256Mbit。

各引脚定义如下：

CLK：Input，系统时钟，DRAM的所有信号均在CLK的高电平边沿被采集。CLK也可被用来进行内部倍频或用来控制输出寄存器。

CKE：时钟使能，高电平有效。无效时钟后，会使器件关闭充电，进入自刷新模式。进而关闭电源或者挂起时钟。CKE一直是同步的，除非设备关闭电源或进入自刷新模式。在电源关闭、自刷新模式下，数据输入BUFFER和CLK都是不可用的。

CS#：芯片选择，低有效。在CS#高电平器件，所有指令将会不屏蔽。CS#为系统中存在多个块的选择而提供，CS#也被认为是指令的一部分。

WE#, CAS#, RAS#：命令输入
DQM0-DQM3：输入输出屏蔽位，高电平有效。写入口的输入屏蔽信号，读入口的输出使能信号。输出缓冲器在读周期内为高阻态。DQM0与DQ0-DQ7相对应，DMQ1与DQ8-DQ15相对应，DMQ2与DQ16-DQ23相对应，DMQ3与DQ24-DQ31相对应。

BA0、BA1：块地址输入引脚，BA0、BA1定义激活、读、写或充电是针对哪一个块。

A0-A11：地址输入引脚，

DQ0-DQ31：数据总线

VDDQ、VSSQ、VDD、VSS：电源

功能框图