FPGA中的仿真

---

在进行FPGA工程开发中，都会接触到仿真这个环节。FPGA开发一定要仿真，要养成仿真的习惯。

很多初学者或者学艺不精的工程师都比较排斥仿真。

但是，仿真真的很重要！

仿真可以让设计者能够很快知道模块输出值是否正确。说到这，就有读者想问，直接上板子不是更快吗？如果你以后的工作都是用FPGA来跑流水灯，点数码管的话，那么直接上板子确实是比较快。但是我们相信，不会有哪个公司要求你用FPGA仅仅是跑个流水灯的。如果设计者遇到稍微复杂一点的工程，注意笔者说的是稍微复杂一点，还不是很复杂。那么当您完成一次综合、布局布线、生成bit文件的时间超过半个小时是很正常的。当你发现效果不对，又返回来打算逻辑分析仪插入寄存器查看怀疑对象，那么问题来了，你打算用逻辑分析仪查看多少个寄存器值呢？逻辑分析仪是利用FPGA内部资源来存储数据达到捕捉的功能，加入过大的逻辑分析仪会使得布局布线更为困难，时间会更久。再者逻辑分析仪存储量是有限的，不可能从时间0开始一直存储下去。存满了，下次再来就刷新了。从上面看开，如果不仿真，单纯的用逻辑分析仪进行捕捉，每综合一次消耗大量的时间，再者ChipScope能观察到的信号有限，以及功能单一。这样一个流程下来，也许一天也未必能找到问题的所在，更别说处理问题了。

如果换成仿真，你可以添加大量的观察信号，可以从时间0开始就得到数据，对于稍微复杂的工程，不用跑半个小时的仿真已经可以出很多数据了，足够开发者逐步分析了。

在复杂的工程中，仿真就体现出它的强大意义！

---

---

版权所有权归卿萃科技 杭州FPGA事业部，转载请注明出处

作者：杭州卿萃科技ALIFPGA

原文地址：杭州卿萃科技FPGA极客空间 微信公众号

---

扫描二维码关注杭州卿萃科技FPGA极客空间

---