欲观原文,请君移步 Vivado安装 vivado是运行工程的工具,所以必须安装 后台回复[vivado2017]可获取vivado 2017.4 | 后台回复[vivado2020]可获取vitis 2020.1 安装命令:打开一个终端,然后找到vivado下面的路径,执行如下命令 sudo ./xsetup 安装步骤跟windows系统下一样,将license复制进行破解,如果是vitis 2020版本,则无需解压. 安装JTAG驱动:在安装目录下,找到 vivado/2017.4/data…

欲观原文,请君移步 本文基于文章<蜂鸟E203系列--利用 Hbrid-E-SDK 环境开发程序> GDB 简介 GDB(GNU Project Debugger),是 GNU 工具链中的调试软件. GDB 是一款应用非常广泛的调试工具,能够用于调试 C. C++. Ada 等等各种语言编写的程序,它提供如下功能: 下载或者启动程序 通过设定各种特定条件来停止程序 查看处理器的运行状态,包括通用寄存器的值,内存地址的值等 查看程序的状态,包括变量的值,函数的状态等 改变处理器的运行状态,包括通…

准备工作:(网盘链接:) 1.蜂鸟e203的RTL源码: 2.一段分频代码: 3.顶层设计文件(system.v) 4.开发板文件: 5.Nexys4DDR电路图: 6.Nexys4DDR管脚约束模板: 7.Nexys4DDR官方文档. 1. 在Vivado中创建工程,命名随意,路径随意: 2. 这里可以选择是否添加源文件等,我们先不添加: 3.选择我们目标要移植到的板子: 这里我们选择的是Nexys4DDR,若Vivado库中没有此板载文件,可以添加对应板载文件到Vivado\2018.2\d…

E203的IFU(instruction fetch unit)模块主要功能和接口如下: IFU的PC生成单元产生下一条指令的PC. 该PC传输到地址判断和ICB生成单元,就是根据PC值产生相应读指请求,可能的指令目的是ITCM或者外部存储,外部存储通过BIU访问. 该PC值也会传输到和EXU单元接口的PC寄存器中. 取回的指令会放置到和EXU接口的IR(Instruction register)寄存器中.EXU单元会根据指令和其对应的PC值进行后续的操作. 因为每个周期都要产生下一条指令的PC…

欲观原文,请君移步 创建程序 在 -/hbird-e-sdk-master/software 路径下创建一个"helloworld"中文件夹 在 -/hbird-e-sdk-master/software/helloworld 路径下创建文件"helloworld.c" 内容如下: #include<stdio.h> int main(void) { printf("hello world!"); printf("\n&qu…

IIC_slaver 是网上下载的.testbench文件是自带的,出现如图错误. compile  >> compile  option  >> include directory 设置后这个错误排除. 接着引出了新错误. 更改为绝对路径仍然不行. 把整个define代码,全部贴进i2cSlaveTop 这个bug 解决,出现了另一个bug…

前言 由于最近ARM公司要求员工"停止所有与华为及其子公司正在生效的合约.支持及未决约定",即暂停与华为的相关合作,大家纷纷把注意力投向了另一个的处理器架构RISC-V,它是基于精简指令集(RISC)的一个开源指令集架构.相比于其他指令集,"RISC-V 指令集可以自由地用于任何目的,允许任何人设计.制造和销售 RISC-V 芯片和软件",正是由于这种开放性,于2015年成立的RISC-V基金会,吸引了很多科技巨头加入RISC-V基金会,现在的RISC-V基金会成员…

文章目录 1. risv 相关背景 1.1 arm 授权费 1.2 riscv 发展历史 1.3 riscv 风险 2. 指令集 2.1 可配置的通用寄存器组 2.2 规整的指令编码 2.3 简洁的存储器访问指令 2.4 高效的分支跳转指令 2.5 简洁的子程序调用 2.6 无条件码执行 2.7 无分支延迟槽 2.8 无零开销硬件循环 2.9 简洁的运算指令 2.10 优雅的压缩指令子集 2.11 特权模式 2.12 CSR寄存器 2.13 中断和异常 2.14 矢量指令子集 2.15 自定制指…

大家好,我是痞子衡,是正经搞技术的痞子.今天痞子衡给大家介绍的是国内RISC-V内核MCU厂商(2018). 虽然RISC-V风潮已经吹了好几年,但2019年才是其真正进入主流市场的元年,最近国内大量芯片公司崛起,其中有很多公司想在RISC-V新赛道有一番作为,毕竟ARM内核早已是红海,而RISC-V尚处于蓝海.今天痞子衡就为大家盘点一下发布过RISC-V MCU产品(不一定已量产)的厂商: 注1:本文主要收录那些2018年度发布RISC-V MCU的厂商,这几个厂商算是国内先驱者. 注2:本文…

用VerilogHDL实现UART并完成仿真就算是对UART整个技术有了全面的理解,同时也算是Verilog入门了.整个UART分为3部分完成,发送模块(Transmitter),接收模块(Receiver)和波特率发生模块(BuadRateGenerator).发送模块相比于接收模块要简单一些,主要功能就是每1/9600s发送1bit的数据,接收模块就在采样时钟下完成数据的采样,波特率发送模块就是产生对应的波特率.UART的基本电路模型可以看UART学习之路(二) 基本时序介绍,当中对UART…