DDR与SDRAM的最大区别:内部L-Bank的规格不同. SDRAM中的L-Bank存储单元的容量与芯片位宽相同, DDRAM中的存储单元的容量是芯片位宽的一倍. 所以一次的地址访问,可以进行2-Prefetch.内部的L-Bank一次传输2Nbit的数据,分为Nbit的数据传给复用器, 然后在DQS信号的控制下,每次分Nbit进行传输. 差分时钟,CK/CK#,其中的CK#并不能理解为第二个触发时钟,它起到的作用是校准CK的上下沿. (在CK上升沿快,下降沿慢的情况下,CK#则是上升沿慢,下…

在内核配置界界面,我们可以很容易的配置DDR的频率,300M OR 600M, so easy! 那么它是如何起作用的呢? 回想 RK30SDK开发板驱动分析(一) 末尾提到MACHINE_START是系统开始的地方,位于board-rk30-box.c ,注意里面有个函数rk30_map_io MACHINE_START(RK30, "RK30board") .boot_params = PLAT_PHYS_OFFSET + 0x800, .fixup = rk30_fixup, .…

 虽然Xilinx已经将和AXI时序有关的细节都封装起来,给出了官方IP和向导生成自定义IP,用户只需要关注自己的逻辑实现,但是还是有必要简单了解一下AXI的时序,毕竟咱是做硬件设计的. AXI(Advanced eXtensible Interface)是一种总线协议,该协议是ARM公司提出的AMBA(Advanced Microcontroller Bus Architecture)3.0协议中最重要的部分,是一种面向高性能.高带宽.低延迟的片内总线.它的地址/控制和数据相位是分离的,支持不…

作者:一博科技 DDR SDRAM全称为Double Data Rate SDRAM,中文名为"双倍数据率SDRAM".DDR是在原有的SDRAM的基础上改进而来,严格的说DDR应该叫DDR SDRAM,人们习惯称为DDR.说到这里,很多人可能会问SDRAM.DRAM.SRAM或者RAM.ROM到底是什么鬼,怎么区别的?小编还是来简单普及下关于存储的基础知识吧.ROM和RAM指的都是半导体存储器,ROM是只读存储器(Read-Only Memory)的简称,是一种只能读出事先所存数据的…

先看下micron公司对DDR3命名的规则: 在设置xilinx ISE中的DDR时 在选择芯片时,不清楚该怎么选择. 请教汤工,给出的答案是Speed等级高的可以兼容等级低的芯片,个在实验之中用的是-125的速度等级,所以在 -125.-15E和-187E都可以选择. 图3 同样从Datasheet上也得到了这样的结论,注意Notes的说明,但是我还有点不明白的是,他们在延时上有什么关系. MRS (mode register set) 模式寄存器共有4个,分别为Mode Register 0…

一:SDRAM SDRAM(Synchronous Dynamic Random Access Memory),同步动态随机存储器,同步是指 Memory工作需要同步时钟,内部的命令的发送与数据的传输都以它为基准:动态是指需要不断的刷新来保证数据不丢失:随机是指数据不是线性依次存储,而是自由指定地址进行数据读写. SDRAM的一些参数: (1)容量.SDRAM的容量经常用XX存储单元×X体×每个存储单元的位数来表示.例如某SDRAM芯片的容量为4M×4×8bit,表明该存储器芯片的容量为16 M…

RAM:由字面意思就可以理解,SDRAM SRAM DRAM(下面蓝色字体的这几种)都可以统称RAM,random access memory(随机存取存储器)的缩写,下面是51hei.com为大家整理的目前所有的存储器的区别.SRAM:静态随机存储器,就是它不需要刷新电路,不像动态随机存储器那样,每隔一段时间就要刷新一次数据.但是他集成度比较低,不适合做容量大的内存,一般是用在处理器的缓存里面.像S3C2440的ARM9处理器里面就有4K的SRAM用来做CPU启动时用的.DRAM,动态随机存取…

有了前面的一堆铺垫.现在终于开始正式准备读写DDR了,开发环境:VIVADO2014.2 + SDK. 一.首先要想在PL端通过AXI去控制DDR,我们必须要有一个AXI master,由于是测试,就不自己写了,直接用package IP生成,方法如下: 1.选择package IP工具 2.创建新的AXI外设 3.接口类型选择Full,模式选择master,如果你不关心里面的详细实现过程,那么直接finish就好了.(后面我们会继续分析里面的过程) 二.创建好了IP,自然要加入到IP库里,如图…

参考资料:http://www.anandtech.com/show/3851/everything-you-always-wanted-to-know-about-sdram-memory-but-were-afraid-to-ask/4       DDR3 SDRAM的读写操作都是burst相关的,在一个address启动读写操作后,它都要连续进行burst length的byte读写,就像前一章的图中,ACT命令后,会跟着一个多个读写命令.read burst 的长度总是4 clocks…

PCB优化设计(二) 2011-04-25 11:41:05|  分类: PCB设计   目 前SMT技术已经非常成熟,并在电子产品上广泛应用,因此,电子产品设计师有必要了解SMT技术的常识和可制造性设计(DFM)的要求.采用SMT工艺的 产品,在设计之初就应综合考虑生产工艺流程.原材料的选择.设备的要求.器件的布局.测试条件等要素,尽量缩短设计时间,保证设计到制造的一次性成功. 3.5 元器件布局设计 元器件的布局是按照原理图的要求和元器件的封装,将元器件整齐.美观的排列在PCB上,满足工艺性…

继ok6410 u-boot-2012.04.01移植一后修改代码,对ok6410单板初始化,主要包括时钟.串口.NAND.DDR等初始化.这些工作在以前的裸板程序都写了,直接拿来用.我觉得先写裸板程序对移植u-boot还是很有帮助的,以前写的裸板代码不管是在u-boot移植还是后面的驱动开发,都用得着. 开发环境: 系统:ubuntu 10.04.4 单板:ok6410 NAND FLASH:K9GAG08U0D 2048MB NOR Flash:EN29LV160AB 2MB DDR:K4X…

源:DDR工作原理 DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”.DDR SDRAM在原有的SDRAM的基础上改进而来.也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流.本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM(又称SDR SDRAM)的不同. DDR的核心频率.时钟频率和数据传输频率: 核心频率就是内存的工作频率:DDR1内存的核心频率是和时钟频率相同的,到了DDR2和DDR…

一. 软件平台与硬件平台 软件平台: 1.操作系统:Windows-8.1 2.开发套件:无 3.仿真工具:无 硬件平台: 1. FPGA型号:无 2. DDR3型号:无 二. 存储器的分类 存储器一般来说可以分为内部存储器(内存),外部存储器(外存),缓冲存储器(缓存)以及闪存这几个大类.内存也称为主存储器,位于系统主机板上,可以同CPU直接进行信息交换.其主要特点是:运行速度快,容量小.外存也称为辅助存储器,不能与CPU之间直接进行信息交换.其主要特点是:存取速度相对内存要慢得多,存储容量大…

RAM可分为SRAM(Static RAM/静态存储器)和DRAM(Dynamic RAM/动态存储器).SRAM是利用双稳态触发器来保存信息的,只要不掉电,信息是不会丢失的.SRAM存储元件所用MOS管多,占硅片面积大,因而功耗大,集成度低:但因为采用一个正负反馈触发器电路来存储信息,所以只要直流供电电源一直加在电路上,就能一直保持记忆状态不变,所以无需刷新.也不会因为读操作而使状态发生改变,特别是它的读写速度快,其存储原理可看作是对带时钟的RS触发器的读写过程.由于SRAM价格比较昂贵,因而…

ODT ( On-DieTermination ,片内终结)ODT 也是 DDR2 相对于 DDR1 的关键技术突破,所谓的终结(端接),就是让信号被电路的终端吸 收掉,而不会在电路上形成反射, 造成对后面信号的影响. 顾名思义, ODT 就是将端接电阻移植 到了芯片内部,主板上不再有端接电路.在进入DDR 时代, DDR 内存对工作环境提出更高的要求,如 果先前发出的信号不能被电路终端完全吸收掉而在电路上形成反射现象, 就会对后面信号的影响造成 运算出错.因此目前支持DDR主板都是通过采用终结…

一.DDR的容量大小 先看下micron公司对DDR3命名的规则: 1.meg的含义: 内存中Meg的含义:Meg就是兆的含义,即1000,000. MT47H64M16 – 8 Meg x 16 x 8 banks 的含义: 表示方法是:每个逻辑BANK的单元格数×每个单元格的位数×逻辑BANK数量(芯片的位宽)即每个逻辑BANK的单元格数为8兆,每个单元格的数据位是16bit, 逻辑BANK的数量为8个.这样MT47H64M16就是128MB的容量.  二.速率等级 在设置xilinx IS…

深入分析:我们为何需要DDR2内存技术 http://www.cnblogs.com/thx-bj/archive/2008/04/02/1134040.html 文/IT168评测室特约 Myddn [IT168评测室]最近,假如你仔细的观察PC领域发生的变化,你就会注意的一个新鲜的术语“DDR2”频频出现.顾名思义,DDR2就是第二代双倍速率同步动态随机存储器,这个名字听上去很拗口,实际上我们只要知道它的缩写是DDR SDRAM就行了.就目前的发展看来,DDR2绝对不是纸上谈兵,它的平台已经…

上期我们介绍了关于FPGA内部最基本的结构,在quartus下可以看到整体的结构. 这是在平面规划图下看到的结构,其中蓝色的小格代表一个LAB.四周边上浅棕色的小格代表IO口. 这是一个LAB的内部结构,其中蓝色小格和红色小格就是一个LE,一个LAB有16个LE组成. 从上图可以看到,一个LE包含一个4输入的LUT,一个进位逻辑和一个输出寄存器. 接下来我们介绍一下FPGA与外部通信的接口,IO口.FPGA内部有丰富的资源,一个很重要的资源就是可编程输入输出单元(IOB).是芯片与外界电路的接口…

1.DDR介绍 DDR,是SDRAM的改进,是双通道的SDRAM, SDRAM是同步动态随机访问存储器. SDRAM与SRAM相对于,二者的特点是: SDRAM 需要初始化,使用时许访问,价格便宜. SRAM   不需要初始化,价格贵. 与之相似的还有 Norflash 和 Nandflash RAM之所掉电丢失数据,是因为RAM使用电容实现0,1二进制表示. 最后,还需要了解,地球上制造RAM的公司多,但是一线大厂只有几家,一线大厂的RAM各有不同,但是二线厂商的RAM都向一线厂商靠,所以二线…

一.容量和封装相关 (1)逻辑Bank数量增加 DDR2 SDRAM中有4Bank和8Bank的设计,而DDR3起始的逻辑Bank是8个,另外还为未来的16个逻辑Bank做好了准备. (2)封装(Packages) DDR2有60/68/84球FBGA封装三种规格. DDR3由于新增了一些功能,所以引脚有所增加,8bit芯片采用78球FBGA封装,16bit芯片采用96球FBGA封装,并且DDR3必须是绿色封装. DDR3学习笔记 分类: 服务器与存储 2014-02-20 12:09:52 原…

一.DDR电源简介 1. 电源 DDR的电源可以分为三类: a.主电源VDD和VDDQ,主电源的要求是VDDQ=VDD,VDDQ是给IO buffer供电的电源,VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用. 有的芯片还有VDDL,是给DLL供电的,也和VDD使用同一电源即可.电源设计时,需要考虑电压,电流是否满足要求,电源的上电顺序和电源的上电时间,单调性等.电源电压的要求一般在±5%以内.电流需要根据使用的不同芯片,及芯片个数等进行计算.由于DDR的电流一般都比较大,所以…

https://blog.csdn.net/cpf099/article/details/52038862 https://blog.csdn.net/cpf099/article/details/52038879 http://www.linelayout.com/bbs/html/201668/14117.htm http://www.iot-online.com/IC/embedded/2017/082175058.html https://download.csdn.net/downlo…

转自 http://www.fairchildic.org/module/forum/thread-658-1-1.html (原帖包括详细的附件内容) 1. 电源 DDR的电源可以分为三类A.主电源VDD和VDDQ,主电源的要求是VDDQ=VDD,VDDQ是给IO buffer供电的电源,VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用.有的芯片还有VDDL,是给DLL供电的,也和VDD使用同一电源即可.电源设计时,需要考虑电压,电流是否满足要求,电源的上电顺序和电源的上电时间…

DDR SDRAM(Double Data Rate SDRAM)是一种高速CMOS.动态随机访问存储器, 它采用双倍数据速率结构来完成高速操作.应用在高速信号处理系统中, 需要缓存高速.大量的数据的情况. SDR SDRAM在一个时钟周期内只传输一次数据,它是在时钟的上升期进行数据传输:DDR SDRAM能够同时在时钟的上升和下降沿提取数据,一个时钟周期内传输两次数据,从而在相同的数据总线宽度和工作频率下, DDR SDRAM的总线带宽比SDR SDRAM的总线带宽提高了一倍.例如,在DDR2…

以下是EDD5116AFTA数据手册的摘录.不过看过了还是不太明白二者的区别. self-refresh:Self-refresh entry [SELF]This command starts self-refresh. The self-refresh operation continues as long as CKE is held low. 只要CKE为低就开始自刷新/During the selfrefresh operation, all ROW addresses are rep…

DDR SDRAM全称为Double Data Rate SDRAM,中文名为“双倍数据流SDRAM”.DDR SDRAM在原有的SDRAM的基础上改进而来.也正因为如此,DDR能够凭借着转产成本优势来打败昔日的对手RDRAM,成为当今的主流.本文只着重讲讲DDR的原理和DDR SDRAM相对于传统SDRAM(又称SDR SDRAM)的不同. DDR的核心频率.时钟频率和数据传输频率: 核心频率就是内存的工作频率:DDR1内存的核心频率是和时钟频率相同的,到了DDR2和DDR3时才有了时钟频率的…

导读:摄像头采样图像数据后经过VDMA进入DDR,通过PS部分控制,经过三级缓存,将DDR中保持的图形数据通过VDMA发送出去.在FPGA的接收端口产生VID OUT时序驱动HDMI显示器显示图形. 一. 基础知识点 1.OV5640和VDMA之间同步信号的配置,输入端采样视频流协议中的tuser作为同步信号. 2.VDMA主要端口: (1).S_AXI_Lite:寄存器配置接口,用于软件配置VDMA,并读取状态信息. (2).S_AXI_S2MM:视频流入端,接收外来的视屏数据. (3).M_…

重点分析一.AXI_VDMA_1 之前一直认为这个就是内含有DDR的ip核(......最近才搞懂是个啥),后来经过对FDMA的分析发现这就是个框架,通AXI总线挂载到bus总线,可以实现PL端FPGA代码直接读写PS侧的DDR. 几个关键的AXI(AXIS)总线接口: (1).S_AXI_LITE接口:该接口收到ZYNQ核和GP总线控制,M_AXI_GP接口通过AXI-Lite总线控制VDMA的配置 (2).M_AXIS_MM2S接口:本接口将从DDr中读取的数据发送到sobel处理ip (3…

原创: To_run_away 从零开始学linux 本节的开始之前,先看一下uboot的链接脚本. 一.链接脚本 /* * Copyright (c) 2004-2008 Texas Instruments * * (C) Copyright 2002 * Gary Jennejohn, DENX Software Engineering, <garyj@denx.de> * * SPDX-License-Identifier:  GPL-2.0+ */ #include <confi…

作者:李春港 出处:https://www.cnblogs.com/lcgbk/p/14514297.html 目录 一.前言 二.使用memtester对ddr进行压力测试 三.修改uboot的DDR位宽 四.编译修改DDR位宽的uboot镜像 一.前言 由于项目需要,在3516a芯片上通过采集bt1120的视频数据实现H264编码.所以就直接在sdk中的mpp/sample/venc/sample_venc.c例程中修改代码进行vi->vpss->venc通路的测试,但是并没有那么顺利,发…