FPGA PS2协议

VerilogHDL那些事儿_建模篇(黑金FPGA开发板配套教程) 作者:akuei2 说明:参照该书将部分程序验证学习一遍学习时间:2014年5月3号主要收获: 1. 对PS2接口有初步了解: 2. 编码键盘和非编码键盘: 3. 通码和断码. PS2相关知识: 1. PS2接口 2. PS2协议对数据的读取,是"下降沿有效".数据总共有11位,起始位(1).数据位(8).奇偶校验位(1)和停止位(1). 3. 编码键盘与非编码键盘编码键盘本身带有实现接口主要功能所需的硬件电路,…

千兆以太网TCP协议的FPGA实现

转自https://blog.csdn.net/zhipao6108/article/details/82386355 千兆以太网TCP协议的FPGA实现 Lzx 2017/4/20 写在前面,这应该是我大四最后一个工程性的作品了,以后要养成写文档记录的习惯.说明下,本工程为纯verilog实现的硬件TCP收发器,不同于其他的使用MCU构建软件协议栈的方案,如有同学学习实验需要用到,可以找我拿代码,商用的话不好意思,还请Pay. 联系方式QQ:929259243 本文将从以下几个方面进行讲述:…

第十六章 IIC协议详解+UART串口读写EEPROM

十六.IIC协议详解+Uart串口读写EEPROM 本文由杭电网友曾凯峰根据小梅哥FPGA IIC协议基本概念公开课内容整理并最终编写Verilog代码实现使用串口读写EEPROM的功能. 以下为原文内容: 在看完小梅哥讲解IIC总线基本概念后,就有种想跃跃欲试的想法,下面先复习下梅哥讲解的IIC总线若干基本概念.以下基本概念均为小梅哥总结,我就直接拿过来供大家参考学习. IIC基本特性总线信号 SDA:串行数据线 SCL:串行数据时钟总线空闲状态 SDA:高电平 SCL:高电平 IIC协议…

应聘linux/ARM嵌入式开发岗位

**************************************************************** 因为发在中华英才和智联招聘没有人采我所以我在这里发布我的个人简历希望有公司能给我机会对啦这是我第一次写简历,应该有很多高手麻烦你们提些意见使劲批评,越厉害越好,越刻薄越好 -_-!! **************************************************************** 陈福林一年以上工作经验 …

Verilog HDL那些事_建模篇笔记（实验八：键盘解码）

1.PS2接口与协议时序图对于PS2的接口来说,需要额外关注的是PIN5与PIN1,一个是时钟,一个是数据.PS2协议对数据的移位是“CLOCK下降沿”有效,其CLOCK的频率通常在10KHz左右.每当CLOCK的下降沿到来时,发送一位数据. 协议时序图传输数据定义表第N位属性 0 开始位 1~8 数据位 9 校验位 10 结束位要想获得键盘的数据,我们只需要关注(1~8)数据位,其余的位可以忽略,但程序中要给出相应的处理. 2.电平检测模块下面对PS2解码过程建模,本模型有两个输入…

FPGA作为从机与STM32进行SPI协议通信---Verilog实现 [转]

一．SPI协议简要介绍 SPI,是英语Serial Peripheral Interface的缩写,顾名思义就是串行外围设备接口.SPI,是一种高速的,全双工,同步的通信总线,并且在芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB的布局上节省空间,提供方便,正是出于这种简单易用的特性,现在越来越多的芯片集成了这种通信协议. SPI总线是Motorola公司推出的三线同步接口,同步串行3线方式进行通信:一条时钟线SCK,一条数据输入线MOSI,一条数据输出线MISO;用于 CPU与各种外…

FPGA设计千兆以太网MAC（2）——以太网协议及设计规划

上篇该系列博文中通过MDIO接口实现了PHY芯片的状态检测,验证其已处于1000M 全双工工作模式.在设计MAC逻辑之前,要先清楚MAC与PHY之间的接口以及以太网协议细节,这样才能保证网络的兼容性.本文内容多来自Xilinx官方文档pg051 tri-mode-eth-mac. 1.GMII接口此处使用较简单的GMII接口,接口列表及说明如下: TX方向时钟tx_mac_aclk由FPGA给出,RX方向时钟gmii_rx_clk由PHY芯片经过内部CDR模块从接收数据中恢复出来,时钟频率均为…

基于FPGA的UART协议实现（通过线性序列机）

//////////////////2018/10/15 更新源代码: 实现uart这东西其实早就写了,不过不太完善,对于一个完美主义者来说,必须解决掉它. 1.什么是UART? 通用异步收发传输器(Universal Asynchronous Receiver/Transmitter),通常称作UART,是一种异步收发传输器.是异步通信协议. 特性:两根线,全双工,异步通信,速度较慢. 2.什么是RS232? RS232是物理层的电气接口要求.是一种接口标准.uar…

SATA主机协议的FPGA实现之物理层设计

SATA主机协议的FPGA实现之物理层设计接上一篇文章,这里讲解SATA主机协议的物理层的实现过程. 下图是标准SATA协议文档中给出的物理层结构.可以看到它包含控制模块.时钟数据提取单元.同步字符源和同步字符检测模块以及模拟前端几个部分.其中,控制模块负责协调控制整个物理层的逻辑功能,并向上层协议提供控制信号.状态信息接口.时钟数据提取模块从串行数据流中提取时钟数据信息.同步字符源和同步字符检测两个模块负责串并/并串转换过程中的字节对齐.模拟前端包含高速差分数据发送接收器和OOB信号检测…

SATA主机协议的FPGA实现之准备工作

SATA主机协议的FPGA实现之准备工作从2月中旬准备开始,经过3个月的奋战,我的又一个项目--基于FPGA的固态硬盘读写控制电路,已经基本实现.由于实用资料的匮乏,以及项目本身颇具挑战性,这个过程充满艰辛,这里也是希望写下一些经验,供后来的有心人参考,少走一些弯路.因为这个项目比较大,不是三言两语能说清楚的,可能接下来我会用5至6篇文章来讲这个东西,陆续的码文章也会耗时较久,希望先看到的看官耐心,同时由于完整的SATA协议实在是有点庞大,我的理解也不能尽善尽美,中间有不恰当之处也希望走过…

FPGA基础设计（四）：IIC协议

很多数字传感器.数字控制的芯片(DDS.串行ADC.串行DAC)都是通过IIC总线来和控制器通信的.不过IIC协议仍然是一种慢速的通信方式,标准IIC速率为100kbit/s,快速模式速率为400kbit/s.本文致力于讲述如何用计数器控制和分频时钟控制两种方式完成IIC的读写操作. IIC协议 IIC协议是一种多机通讯,由SDA数据线和SCL时钟线构成串行总线,所有的IIC设备都可以挂载到总线上,但每个设备都有唯一的设备读地址和设备写地址.在使用IIC作为数字接口的芯片datasheet中…

FPGA实战操作(2) -- PCIe总线（协议简述）

目录 1. PCIe基础知识 2. 事务层协议 2.1 数据包结构 2.2 帧头含义详述 3. 报文举例 3.1 寄存器读报文 3.2 完成报文 4. 机制简述 4.1 Non-Posted和Posted 参考文献: 1. PCIe基础知识 PCI-Express(peripheral component interconnect express)是一种高速串行计算机扩展总线标准,它原来的名称为"3GIO",是由英特尔在2001年提出的,旨在替代旧的PCI,PCI-X和AGP总线标准.…

FPGA千兆网UDP协议实现

接着上一篇百兆网接口的设计与使用,我们接着来进行FPGA百兆网UDP(User Datagram Protocol)协议的设计. 1)UDP简介在此,参考博主夜雨翛然的博文“https://www.cnblogs.com/HPAHPA/p/7737531.html”关于UDP协议的简介:“UDP传输与IP传输非常类似.你可以将UDP协议看作IP协议暴露在传输层的一个接口.UDP协议同样以数据包(datagram)的方式传输,它的传输方式也是"Best Effort"的,所以UDP协议…

FPGA作为从机与STM32进行SPI协议通信---Verilog实现

详解串行通信协议及其FPGA实现

前言好久没更新博客了,这篇文章写写停停,用了近一周的时间,终于写完了.本篇文章介绍,串口协议数据帧格式.串行通信的工作方式.电平标准.编码方式及Verilog实现串口发送一个字节数据和接收一个字节数据. 对于MCU串口的发送接收,可能就是1行代码就能实现串口的发送和接收: STM32的串口接收和发送 //STM32发送1个字节 USART_SendData(USART1, 'A'); while (USART_GetFlagStatus(DEBUG_USARTx, USART_FLAG_TXE…

FPGA的GTP(aurora 协议)高速串行接口数据收发（转）

reference:https://blog.csdn.net/qq_40261818/article/details/83039829 PG046-Aurora 8B/10B Logicore IP Product Guide.pdf GTP(吉比特收发器)简称Gigabit Transceiver with Low Power,经常应用于板级通信,板与板,应用在高速串行接口的数据收发.在A7系列芯片中我们叫GTP.在K7系列我们叫GTX.V系列叫GTH.对于不同速度等级的高速通信的物理接口…

FPGA学习-PS2接口

选自http://m.elecfans.com/article/774143.html…

PCIE、UART、HDA、I2C、SMBUS、SPI、eSPI、USB、PS2、CAN、SDIO等数据传输协议简介

M.2 wife一般支持USB.SDIO.PCIE三种传输 1.摄像头 (1)MIPI CSI (2)USB mipi摄像头模组IC简单便宜(小),应为一般把ADC解码在CPU端. MIPI摄像头简介:1 2 2.LCD Panel (1)MIPI DSI (2)LVDS (3)EDP mipi lcd主要应用在小尺寸屏上(10.1的或者更小的平板.手机上),分辨率做不了太高. 3.Audio(ALC3240.ALC3287) 1.HDA 2.I2S…

PCIE、UART、I2C、SMBUS、SPI、eSPI、USB、PS2、CAN、SDIO等数据传输协议

M.2 wife一般支持USB.SDIO.PCIE三种传输…

PS2鼠标+LCD12864实验(调试未成功)

此试验我一人调试许久都未成功,但发送ff时,读出来的数据确是对的,一开始让我窃喜,但发送f4时,读出来的数据确是错的,哎让苦恼啊,能力有限,只能先暂时就这样吧,那位什么还要贴出来呢,有两个原因: 1.等自己能力达到一定时,在回过头来,把这个问题解决掉,我相信,一定能实现的. 2.晒出来就是希望能得到各位网友能帮忙指点哪个地方容易出问题.在此先拜谢了! >>PS2鼠标实验是一个双向通信实验,那就得知道PS2鼠标传输协议,本人觉得自己对PS2传输协议有所掌握(也许理解的还不够到位).具体传输协议就…

基于VHDL利用PS2键盘控制的电子密码锁设计

基于VHDL利用PS2键盘控制的密码锁设计附件:下载地址中文摘要摘要:现代社会,人们的安全意识正在不断提升.按键密码锁由于其具有方便性.低成本等特征,还是大有用武之地的.但是通常的按键密码锁开发,都是基于单片机技术.因为单片机在性能方面存在着一些不足,还不能完全满足人们对密码锁功能和安全方面进行扩展的需求.所以,本文提出了一种相应的解决方法.本文阐述了一种基于FPGA平台和VHDL语言的密码锁设计原理与方法.密码锁作为一个小型数字系统,通过利用PS/2接口键盘作为输入模块.FPGA作为核…

【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验七：PS/2模块① — 键盘

实验七:PS/2模块① — 键盘实验七依然也是熟烂的PS/2键盘.相较<建模篇>的PS/2键盘实验,实验七实除了实现基本的驱动以外,我们还要深入解PS/2时序,还有PS/2键盘的行为.不过,为了节省珍贵的页数,怒笔者不再重复有关PS/2的基础内容,那些不晓得的读者请复习<建模篇>或者自行谷歌一下. 市场上常见的键盘都是应用第二套扫描码,各种扫描码如图7.2所示.<建模篇>之际,笔者也只是擦边一下PS/2键盘,简单读取单字节通码与断码而已.所谓单字节通码,就是有效的按下…

【黑金原创教程】【FPGA那些事儿-驱动篇I 】实验十：PS/2模块④ — 普通鼠标

实验十:PS/2模块④ - 普通鼠标学习PS/2键盘以后,接下来就要学习 PS/2 鼠标.PS/2鼠标相较PS/2键盘,驱动难度稍微高了一点点,因为FPGA(从机)不仅仅是从PS/2鼠标哪里读取数据,FPGA还要往鼠标里写数据 ... 反之,FPGA只要对PS/2键盘读取数据即可.然而,最伤脑筋的地方就在于PS/2传输协议有奇怪的写时序. 图10.1 从机视角,从机读数据. 为了方便理解,余下我们经由从机的视角去观察PS/2的读写时序.图10.1是从机视角的读时序,从机都是皆由 PS2_CLK…

【资讯】天啦鲁，这十余款创客设计居然由FPGA搞定 [转]

按理说‘高大上’的FPGA,多出现在航天航空(如火星探测器).通信(如基站.数据中心).测试测量等高端应用场景.但麦迪却也发现,近期,在很多创客的作品内部都有FPGA的影子.这或许也从侧面看出,打从总理先生的“双创”态度以来,开发者们踊跃的态度,创客们的智能硬件作品已经不再是小打小闹,更多的向尖端技术靠拢,也更贴近产业化应用. 但毕竟,FPGA在开发者心目中有着‘开发入门难’.‘贵’等等初印象,对于FPGA在创客作品中的开发与应用,麦迪想从两个角度和大家探讨:“何时考虑在自己的设计中应用FPGA…

【FPGA】相关介绍

什么是 FPGA ? FPGA是Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL.GAL.EPLD等可编程器件的基础上进一步发展的产物.它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点.FPGA采用了逻辑单元阵列LCA(Logic Cell Array)这样一个新概念,内部包括可配置逻辑模块CLB(Configurable Logic Block).输出输入模块IOB…

【FPGA PS2协议】的更多相关文章