…

% !TEX encoding = System % !TEX program = pdflatex % !TEX encoding = System% !TEX program = pdflatex%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%% "ModernCV" CV and Cover Letter% LaTeX Template% Version 1.1 (9/12/12)%% This template has been downloa…

前言: DDS:直接数字频率合成,正弦波0-2pi周期内,相位到幅度是一一对应的(这里我们使用放大后的整数幅度). 主要思路: 个人理解,FPGA不擅长直接做数字信号计算,那样太占用片上逻辑资源,所以需要事先建立 正弦波相位-幅度 表,然后在时钟下,通过相位累加并用相位作为地址索引来查询正弦波信号表. 正弦波相位-幅度 表: 存储的是量化的正弦波在一个周期的幅度信息(幅度的地址即相位). 幅度的地址数目决定了相位量化的误差. 而存储每一个幅度的比特数决定了幅度的量化误差. 可以通过matlab以…

DCM_BASE 基本数字时钟管理模块的缩写,是相伴和频率可配置的数字锁相环电路,常用于FPGA系统中复杂的时钟管理.如需要频率和相位动态配置,则可以选用DCM_ADV原语,如需要相位动态偏移,可使用DCM_PS原语.Eg. DCM_BASE # ( .CLKDV_DIVIDE(2.0), //CLKDV分频比可以设置为1.5,2.5,3.0,3.5,14.0,15.0等 .CLKFX_DIVIDE(1), //can be any integer from 1 to 32 CLKFX信号的分配…

九.基于串口猎人软件的串口示波器 1.实验介绍 本实验,为芯航线开发板的综合实验,该实验利用芯航线开发板上的ADC.独立按键.UART等外设,搭建了一个具备丰富功能的数据采集卡,芯航线开发板负责进行数据的采集并将数据通过串口发送到PC机上,PC端,利用强大的串口调试工具--串口猎人,来实现数据的接收分析,并将数据分别以波形.码表.柱状图的形式动态显示出来,以让使用者能够直观的看到ADC采集到的信号细节.同时,用户也可以使用串口猎人通过串口给下位机(FPGA)发送指令,下位机将对接收到的指令进行解…

一.CORDIC算法 CORDIC(Coordinate Rotation DIgital Computer)是一种通过迭代对多种数学函数求值的方法,它可以对三角函数.双曲函数和平面旋转问题进行求解. 在CORDIC之前,要对特殊函数求值,最自然的方法便是级数展开,例如利用泰勒展开来逼近目标函数,只要阶数取得足够大,就可以无限逼近目标函数.级数展开在数学上是完美的,但运用到计算机时,我们很快就会发现问题:级数展开本质是用多项式函数来近似目标函数,这其中包括大量复杂浮点运算,对于没有硬件浮点运算单…

NCO 摘自百度百科 (数字振荡器) 锁定 本词条由“科普中国”百科科学词条编写与应用工作项目 审核 . 数字控制振荡器(NCO,numerically controlled oscillator)是软件无线电.直接数据频率合成器(DDS,Direct digital synthesizer).快速傅立叶变换(FFT,Fast Fourier Transform) 等的重要组成部分,同时也是决定其性能的主要因素之一,用于产生可控的正弦波或余弦波.随着芯片集成度的提高.在信号处理.数字通信领域.调…

一.简介       DDS技术最初是作为频率合成技术提出的,由于其易于控制,相位连续,输出频率稳定度高,分辨率高, 频率转换速度快等优点,现在被广泛应用于任意波形发生器(AWG).基于DDS技术的任意波形发生器用高速存储器作为查找表,通过高速D/A转换器来合成出存储在存储器内的波形.所以它不仅能产生正弦.余弦.方波.三角波和锯齿波等常见波形,而且还可以利用各种编辑手段,产生传统函数发生器所不能产生的真正意义上的任意波形. 二.原理     根据傅立叶变换定理可知,任何周期信号都可以分解为一系列…

随着数字电路技术的发展,数字锁相环在调制解调.频率合成.FM 立体声解码.彩色副载波同步.图象处理等各个方面得到了广泛的应用.数字锁相环不仅吸收了数字电路可靠性高.体积小.价格低等优点,还解决了模拟锁相环的直流零点漂移.器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向. 所谓数字PLL,就是指应用于数字系统的PLL,也就是说数字PLL中的各个模块都是以数字器件来实现的,是一个数字的电路. 数字锁相环的优点是电路最简单有效,可采用没有压控的晶振,…

时钟---锁相环 1.       Xilinx DCM 数字时钟管理模块(Digital Clock Manager,DCM)是基于Xilinx的其他系列器件所采用的数字延迟锁相环(DLL,Delay Locked Loop)模块.在时钟的管理与控制方面,DCM与DLL相比,功能更强大,使用更灵活.DCM的功能包括消除时钟的延时.频率的合成.时钟相位的调整等系统方面的需求.DCM的主要优点在于:①实现零时钟偏移(Skew),消除时钟分配延迟,并实现时钟闭环控制:②时钟可以映射到PCB上用于同步…

1.MATLAB自编绘图函数 function [] = signal_write(X,w,flag) % X:数据 % w:频率向量 magX=abs(X);angX=angle(X); realX=real(X);imagX=imag(X); ) figure(); magX=abs(X);angX=angle(X); realX=real(X);imagX=imag(X); subplot(,,);plot(w/pi,magX);grid xlabel('以pi为单位的频率');title…

一.使用自编函数设计IIR滤波器 1.冲激响应法 (1)注给出的数字滤波器指标先化成模拟指标 (2)设计出模拟滤波器: (3)使用冲激响应法转化成数字滤波器 (4)一个demo clear all; wp=0.2*pi; %数字指标 ws=0.3*pi; Rp=; As=; T=;Fs=/T; %冲激响应法 [cs,ds]=afd_butt(wp/T,ws/T,Rp,As); [b,a]=imp_invr(cs,ds,T); [C,B,A]=dir2par(b,a) [db,mag,pha,gr…

前言 关于STM32的定时器,可谓是功能强大,估计没有多少人研究完STM32定时器的所有功能(包括我也没有),只是使用常用的一些功能,后续我会推出关于STM32定时器的更多功能. STM32芯片多数为16位计数,但基本上都有1个或两个32位的定时器,可惜的是我们最常使用的F1系列芯片中没有32位的定时器,F030中也没有,具体请看数据手册. 今天主要总结关于STM32F0系列输入捕获,捕获信号频率,即所谓逻辑分析仪检测数字频率的功能. 今天使用32位的TIM2作为捕获的定时器,为什么是32位,原…

尝试过很多编程语言,写过不少程序(当然,基本上都是些自娱自乐或给自己用的工具类的小玩意儿),逐渐认识到编写程序是一个不断完善.不断优化的过程——编程首先要有一个想法(目标),围绕这个目标形成最基本的功能逻辑,测试证明功能有效之后就算目标基本实现了.随后,可以扩展基本功能的应用领域,加强程序的容错能力和交互性,逐渐形成一个更完善更健壮的程序.以下通过一个小例子来对此过程稍作展示: 在计算器上.电梯上.LED显示屏上,都可以看到用点阵表示的数字 这里,我们尝试用Python来模拟点阵数字,简而言之,…

翻译一篇来自2011年的文章,原链地址:https://www.fxguide.com/featured/the-art-of-digital-color/ 在这个时期,DPX日渐式微,ACES方兴未艾,了解这一特殊时期会帮助你更好的理解线性工作流的用意. 原文长句较多,基础知识跨度较大,我在极力保证阅读流畅度的情况下牺牲了些许原意,并添加了一系列注解,希望能通过这段数字色彩演变的历史帮助看官们更好的理解ACES. 正文: 色彩管理和色彩工作流已经发展了多年. 这篇文章将沿着它的发展史,从Cin…

一段10s立体声音频,采样率位8000Hz,已知频率为1000Hz clc; clear; [data, Fs] = audioread('1khz_stereo_8000.wav'); fs=Fs; N=; n=*fs:*fs+N-; %从第2s结束开始取样 f=(n-*fs)*fs/N; %数字频率转换成模拟频率 本来应该是n/N * fs,但由于n是从第三个周期开始的 temp=data(:,); %取单个声道样本 x=temp(n); y=fft(x,N); mag=abs(y); %求…

实验原理 DDS的原理 DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS. DDS是从相位的概念直接合成所需波形的一种频率合成技术. 不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位. DDS原理框图 整体框架及其说明 框架说明:该模块的主要功能为产生任意信号,这里的任意信号为:正弦波.三角波.方波.锯齿波这四种波形.整个工程主要分为五个模块:按键消抖.按键编码.DDS信号发生器(在做这个实验前一定要先把DDS的原理弄懂…

本文是对基于FPGA的线阵CCD图像测量系统研究(作者:高尚)的阅读笔记 第一章绪论 1. 读读看 读了前面的摘要依然没有看懂作者要做什么.接着往下读....终于看到了一个字眼“基于机器视觉的图像测量技术”,看来我可以在这个方面找找文献了.不同于大多数光电器件以电流或者电压为传感信号,CCD是以电荷为信号把一副空余分布的图像变为一列按时间域离散分布的电荷信号.非接触式的快速精确测量,我们的图像处理就是非接触式的,看来很是先进的样子.今天又长见识SOPC是什么system on programma…

关于DDS的基础知识 声明:这篇博客是我抄别人的,为什么想抄呢,因为他把DDS中的核心部件,相位累加器以及正弦ROM查找表寻址讲得明明白白,我真的好想把这篇文章据为己有. DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术.与传统的频率合成器相比,DDS具有低成本.低功耗.高分辨率和快速转换时间等优点,广泛使用在电信与电子仪器领域,是实现设备全数字化的一个关键技术. 上图所示是一个基本的DDS结构,主要由相位累加器.相位调制器.…

十一.四通道幅频相可调DDS信号发生器 本文由山东大学研友袁卓贡献,特此感谢 实验目标 实现多通道可调信号发生器 实验平台 芯航线FPGA核心板.ADDA模块 实验现象 实现基于FPGA的多通道可调信号发生器,其中频率.相位以及幅值均可通过PC端串口发送数据对应调节,并可实现4路信号的同步. 实验原理及设计过程 经过前面小梅哥基础课程的学习,相信已经对FPGA的设计有了一定程度的了解,现在提出一个相对综合的工程应用来深入了解FPGA的设计思路以及工程思想等. 针对以上预期实验现象可以分析出最少需…

我知道,我对与电子有关的所有事情都很着迷,但不论从哪个角度看,今天的现场可编程门阵列(FPGA),都显得“鹤立鸡群”,真是非常棒的器件.如果在这个智能时代,在这个领域,想拥有一技之长的你还没有关注FPGA,那么世界将抛弃你,时代将抛弃你.本公众号作者ALIFPGA,多年FPGA开发经验,所有文章皆为多年学习和工作经验之总结. DDS是直接数字式频率合成器(Direct Digital Synthesizer)的英文缩写,是一项关键的数字化技术.与传统的频率合成器相比,DDS具有低成本.低功耗.高…

本系列文章由 @YhL_Leo 出品,转载请注明出处. 文章链接: http://blog.csdn.net/yhl_leo/article/details/48730857 Karplus-Strong Algorithm[1,2] ,由Alex Strong和Kevin Karplus提出并对其实现进行了分析,两人共同研制了应用该算法的软件和硬件.是一种用于数字音乐合成的算法,具有实现成本低,易于控制,合成音好听入耳等特点. 1 Wavetable Synthesis Algorithm 在…

FPGA 芯片整体架构如下所示,大体按照时钟域划分的,即根据不同的工艺.器件速度和对应的时钟进行划分: FPGA 内部详细架构又细分为如下六大模块: 1.可编程输入输出单元(IOB)(Input Output Block) 为了便于管理和适应多种电器标准,FPGA 的 IOB 被划分为若干个组(Bank),每个 Bank 的接口标准由其接口电压 VCCO 决定,一个 Bank 只能有一种 VCCO,但不同 Bank 的 VCCO 可以不同.只有相同电气标准和物理特性的端口才能连接在一起,VCCO…

原理介绍 1.分频 FPGA设计中时钟分频是重要的基础知识,对于分频通常是利用计数器来实现想要的时钟频率,由此可知分频后的频率周期更大.一般而言实现偶数系数的分频在程序设计上较为容易,而奇数分频则相对复杂一些,小数分频则更难一些. 1)偶分频系数=时钟输入频率/时钟输出频率=50MHz/5MHz=10,则计数器在输入时钟的上升沿或者下降沿从0~(10-1)计数,而输出时钟在计数到4和9时翻转. 2)奇分频系数=50MHz/10MHz=5,则两个计数器分别在输入时钟的上升沿和下降沿从0~ (5-1…

——————————————————更新于20180826———————————————————————————— PLL:完成两个电信号的相位同步的自闭环控制系统叫锁相环.用电压控制延时,用到了VCO来实现DLL中类似的延时功能,是模拟电路.DLL:基于数字抽样方式实现的,在输入时钟和反馈时钟之间插入延时,使得输入和反馈时钟的上升沿一致来实现的.DCM:Delay Locked-Loop数字延迟锁相环,其输入参数包括输入中频率范围,输出时钟频率范围.输入输出时钟允许抖动范围等. PLL和DLL…

项目当中需要正弦信号与余弦信号,首先想到了DDS芯片,例如AD9833.AD9834.由于还需要用FPGA   做一些数据处理,后来干脆直接用FPGA 内部的DDSIP核,同时根据IP核内部的相位累加端口,设置触发信号,使得触发信号更加准时,并且通过PSD 算法计算有效值,相位差更小,精度更高. 首先了解DDS的原理: 1. DDS技术是根据奈奎斯特取样定律,从连续信号的相位出发,将正弦信号取样,编码,量化,形成一个正弦函数表,存在EPROM中,合成时,通过改变相位累加器的频率字来改变相位增量,…

这里接着上篇讲一下双线性变换Bilinear Transformation,它实现了模拟信号(连续域)与数字信号(离散域)之间的转换. 双线性变换公式如下: 反推可得到: 因此可以根据连续域传递函数推出离散域的传递函数: 其中c是一个任意正常数,用来把模拟频率映射到数字频率.在高通或低通滤波器中,c通常用来使模拟和数字之间的截止频率等同. 根据上面关系可知s域负半轴平面与z域中的单位圆内相对应.   将和(T是采样间隔)代入双线性变换公式可以得到:     当模拟域的截止频率时,常数c: 上式中…

参考资料: 1. 数字时钟管理单元DCM 2. RS-232 知识点: ● Xilinx) Digital Clock Manager(DCM) primitive用于实现延迟锁相环(delay locked loop).数字频率综合器(digital frequency synthesizer).数字移相器(digital phase shifter)或数字扩频(digital spread spectrum).DCM模块是对DCM primitive的包装器. ● Wiki) Digital…

一.特性参数 1.2.3V~5.5V供电 2.输出频率高达37.5MHz 3.正弦波.三角波输出 4.提供相位调制和频率调制功能 5.除非另有说明,VDD = 2.3 V至5.5 V,AGND = DGND = 0 V,TA = TMIN至TMAX,RSET = 6.8 k,RLOAD = 200 (对于IOUT和IOUTB). 二.芯片管脚图 三.管脚功能说明 管脚名称 功能 FS ADJUST 此引脚和AGND之间连接一个电阻(RSET),从而决定满量程DAC电流的幅度.RSET与满量程电流…

Logistic regression is a method for classifying data into discrete outcomes. For example, we might use logistic regression to classify an email as spam or not spam. In this module, we introduce the notion of classification, the cost function for logi…