Vivado Logic Analyzer的进一步探讨

本文基于Vivado 2014.2,代码基于文章http://blog.chinaaet.com/detail/37239中使用的代码. 这一篇仅讨论在综合后的Netlist中选择信号进行捕获的方法. 第一个问题就是,只有Nets下的信号可以设置mark debug. 从原理上来说是很不合理的.Chipscope的捕获界面中,只有Reg信号可以被抓取,而Vivado是Net,从实际的角度说也是很不合理的,LUT可以直接被抓去,从原理上和时序上,对设计都是不合适的. 在Set Up Debug中,…

Vivado Logic Analyzer的使用

chipscope中,通常有两种方法设置需要捕获的信号.1.添加cdc文件,然后在网表中寻找并添加信号2.添加ICON.ILA和VIO的IP Core 第一种方法,代码的修改量小,适当的保留设计的层级和网线名,图形化界面便于找到需要捕获的信号. 第二种方法,对代码的改动量大一些,同时需要熟悉相关IP的设置,优点是,可以控制 ICON,并调用VIO. 与之类似,Vivado也有着两种方法进行设置.1.在综合后的网表中寻找相关信号,右键点开菜单,然后设置mark debug 2.添加ILA,VIO…

Vivado Logic Analyzer的使用（二）

本文基于Vivado 2014.2,阅读前请参考前文http://blog.chinaaet.com/detail/37264 之前的设计都是出发后直接捕获数据.其实,与chipscope类似,可以设置捕获数据的条件. 1. 将Capture mode设置为BASIC. 2. 在Basic Trigger Setup下面可以看到Basic Capture Setup的界面. 3. 从上两张图可以看到,触发信号为starup_counter,触发条件为03,捕获条件为88,触发位置为7. 4. 从…

Vivado Logic Analyzer的使用（一）

本文基于Vivado 2014.2,通过一个简单的设计来讨论Vivado Logic Analyzer的功能. 在上一篇http://blog.chinaaet.com/detail/37242中,设置好了需要捕获的信号. 完成Implementation后,生成bit文件,打开Hardware Manager,下载并配置好FPGA,开始Vivado Logic Analyzer的使用. 1. 下载好bit文件后的界面如下图所示. 2. 这里有个问题,Vivado 2014.2中,Debug P…

孕龙逻辑分析仪 ZeroPlus Logic Analyzer

Voltage Translation for Analog to Digital Interface ADC http://openschemes.com/2010/03/23/zeroplus-logic-cube-review-and-teardown/ LAP 16032 has 4.5MBIT SRAM and can aquire up to 128k per chn, now my LAP 16032 has 18MBIT SRAM It’s a good product, and…

spi signal analyze using logic analyzer

logic analyzer device: Saleae Logic 16 Pc software gui: capture signal picture: send command 0x55 throught spi controller…

Xilinx FGPA 上板调试集成逻辑分析工具 Integrated Logic Analyzer(ILA) 简单配置 chipscope

Xilinx Vivado 提供了上板后的FPGA逻辑分析,信号视图显示等功能. 需要注意,上板后查看信号需要重新综合,并且需要耗费一定的片上布局布线资源. 1. 添加debug信号可以对模块端口或者wire 变量进行debug信号提取,只要在verilog代码前面添加:(* MARK_DEBUG = "true" *) 即可:例如, 此时需要跑综合,检查错误并分析语义.并且通过vivado综合,进行下一步. 2. 配置debug信号配置debug信号,用于挑选需要进行真正查看的信…

junit4的进一步探讨

上次只是大概记录了下junit4几个常见标签的用法. 在这篇文章中,我们来进一步分析junit4的用法. 1.断言 junit4中一个很常见的用法就是断言.说到断言,大家再熟悉不过了.不过也许有的朋友会有些疑问,为嘛有时候用assertEquals而有时候看到别人又用Assert.assertEquals().其实两个的用法都是一样的,只是引入包的时候有点区别,只要你用心观察你会发现,用assertEquals时是“import static org.junit.Assert.*”,这是一个静态…

SignalTap II Logic Analyzer 无法观测到信号？

在Quartus SignalTap 工具中加入信号,发现加入的信号变成红色,如图所示的data_slave[7..0]: 这样的信号是没有办法观测的,不会根据SignalTap 的Clock和Trigger进行更新,原因是Synthesis过程将它省略, 添加综合选项(Synthesis Attribute)可以让综合器保留这些对顶层模块输入输出没有帮助的信号,常用的有: wire[:] cnt/*synthesis keep*/; // Keep the Entity of Wirereg…

3.C#中泛型类的进一步探讨

阅读目录一:多重泛型 class不仅可以有T,还可以有K,实例化的时候传多个数据类型的类型,C#集合类型中的Dictionary就是多重泛型 using System; using System.Collections.Generic; using System.Linq; using System.Text; using System.Threading.Tasks; namespace MultipleGeneric { class Program { static void Main(…

Vivado 设计套件

疑惑有一天我在上网,逛着逛着看到一个叫https://pan.baidu.com/s/16Nu03YJLuz_aYuGQMm_8oQ的链接,那个网页的标题好像叫"Vivado 2017.4",不是很懂"zizr"是什么意思. Vivado设计思想 Vivado 是以IP为重点进行系统级的设计,着眼于从已验证好的IP核构建系统,而不是底层硬件的设计. 支持的设备工具设备 ISE 只支持7系列之前的老设备,Spartan.Virtex-6等 Vivado 只支持7…

vivado2015.4保存ila波形数据

reference: https://www.cnblogs.com/pejoicen/p/d8b3c4f3aa29b8de7963893d4b99d361.html Vivado2015.4下,ila进行debug时,波形通过图形化界面并不能保存抓取到波形,保存按钮只是保存波形配置,如果需要保存波形需要通过TCL命令来实现: write_hw_ila_data path/my_ila_name_0 [upload_hw_ila_data hw_ila_1] write_hw_il…

Vivado与SDK的联合调试方法-使用ILA

首先介绍一下我的硬件平台:使用的开发板为米联客出的MIZ702,这个开发板与ZedBoard是兼容的. Vivado硬件调试有几种手段:ILA(集成逻辑分析器Integrated Logic Analyzer).VIO(虚拟I/O Virtual Input/Output).Jtag-to-AXI等,本方法主要使用了ILA . 本实验系统使用了两种调试手段:ILA和VIO,ILA的引入方式又用了两种,一种是标记Debug mark,一种是添加ILA_IP两种方式我认为是一致的.其中ILA-IP抓…

(十六)WebGIS中偏移补偿量引发的问题之探讨

文章版权由作者李晓晖和博客园共有,若转载请于明显处标明出处:http://www.cnblogs.com/naaoveGIS/. 1.背景在上一章里讲解地图平移功能的实现时,我在最后提出了两个问题: A．在地图平移后,矢量图层的canvas的XY都发生了变化,此时根据地理坐标转换为屏幕坐标公式得出的屏幕坐标,在canvas上能将要素正确显示吗? B．矢量图层canvas的原点坐标XY有需要还原成初始的(0,0)的时候吗? 对这两个问题我给出的答案是:不能和需要. 在这一章里,我们将详细讲解得出…

NN：神经网络算法进阶优化法，进一步提高手写数字识别的准确率—Jason niu

上一篇文章,比较了三种算法实现对手写数字识别,其中,SVM和神经网络算法表现非常好准确率都在90%以上,本文章进一步探讨对神经网络算法优化,进一步提高准确率,通过测试发现,准确率提高了很多. 首先,改变之一: 先在初始化权重的部分,采取一种更为好的随机初始化方法,我们依旧保持正态分布的均值不变,只对标准差进行改动, 初始化权重改变前, def large_weight_initializer(self): self.biases = [np.random.randn(y, 1) for y in…

Vivado ILA观察信号和调试过程

先简单介绍一下ILA(Integrated Logic Analyzer)生成方法.这里有两种办法完成Debug Core的配置和实现. 方法一.mark_debug综合选项+Set Up Debug设定ILA参数. 1.在信号(reg或者wire)声明处加mark_debug选项,方法如下: // spi_mosi信号标记为需要ILA观测的信号 (* MARK_DEBUG = “TRUE” *) wire spi_mosi; mark_debug用法的详细说明请看Xilinx文档UG901_S…

FPGA设计思想与技巧（转载）

题记:这个笔记不是特权同学自己整理的,特权同学只是对这个笔记做了一下完善,也忘了是从那DOWNLOAD来的,首先对整理者表示感谢.这些知识点确实都很实用,这些设计思想或者也可以说是经验吧,是很值得每一个有志于FPGA/CPLD方面发展的工程师学习的. 1.硬件设计基本原则 (1).速度与面积平衡和互换原则:一个设计如果时序余量较大,所能跑的频率远高于设计要求,能可以通过模块复用来减少整个设计消耗的芯片面积,这就是用速度优势换面积的节约:反之,如果一个设计的时序要求很高,普通方法达不到设计频率,那…

FPAG结构组成工作原理开发流程（转）

FPGA组成.工作原理和开发流程备注:下面的描述基于ALTERA系列的FPGA芯片,而且是第一次学习FPGA,其中的一部分内容是参考一些资料总结的,个人独特的分析和见解还偏少. 1. FPGA概述 FPGA是英文Field Programmable Gate Array的缩写,即现场可编程门阵列,它是在PAL.GAL.EPLD等可编程器件的基础上进一步发展的产物.它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点 2…

第一次接触FPGA至今，总结的宝贵经验

从大学时代第一次接触FPGA至今已有10多年的时间,至今记得当初第一次在EDA实验平台上完成数字秒表.抢答器.密码锁等实验时那个兴奋劲.当时由于没有接触到HDL硬件描述语言,设计都是在MAX+plus II原理图环境下用74系列逻辑器件搭建起来的.后来读研究生,工作陆陆续续也用过Quartus II.FoundaTIon.ISE.Libero,并且学习了verilogHDL语言,学习的过程中也慢慢体会到verilog的妙用,原来一小段语言就能完成复杂的原理图设计,而且语言的移植性可操作性比原理图…

FPGA组成、工作原理和开发流程

FPGA组成.工作原理和开发流程原创 2012年01月07日 09:11:52 9402 0 4 ********************************LoongEmbedded******************************** 作者:LoongEmbedded(kandi) 时间:2012.1.7 类别:FPGA开发 ********************************LoongEmbedded*******************************…

RocketMQ 整合 DLedger(多副本)即主从切换实现平滑升级的设计技巧

目录 1.阅读源码之前的思考 2.从 Broker 启动流程看 DLedger 2.1 构建 DefaultMessageStore 2.2 增加节点状态变更事件监听器 2.3 调用 DefaultMessageStore 的 load 方法 3.DLedgerCommitLog 详解 3.1 核心类图 3.2 构造方法 3.3 load 3.4 recover 4.从消息追加看 DLedger 整合 RocketMQ 如何实现无缝兼容 5.从消息读取看 DLedger 整合 RocketMQ…

【译】如何使用docker-compose安装anchore

如何使用docker-compose安装anchore,本篇译自Install with Docker Compose. Preface 在本节中,您将学习如何启动和运行独立的Anchore引擎安装,以便与Docker Compose一起进行试用.演示和检查. Requirements 以下说明假设您使用的是运行Docker v1.12或更高版本的系统,以及至少支持Docker compose配置格式v2的Docker compose版本. 独立安装将需要至少4GB的RAM和足够的可用磁盘空间来…

SQL Server-聚焦APPLY运算符（二十七）

前言其实有些新的特性在SQL Server早就已经出现过,但是若非系统的去学习数据库你会发现在实际项目中别人的SQL其实是比较复杂的,其实利用新的SQL Server语法会更加方便和简洁,从本节开始我们将讲述一些SQL Server中早已出现的新语法,简短的内容,深入的理解,Always to reivew the basics. 初探APPLY运算符 APPLY运算符是一个非常强大的表运算符,但是APPLY不是标准的,相对应的标准叫做LATERAL,但是此标准并未在SQL Server中实现…

SQL Server-聚焦UNIOL ALL/UNION查询（二十三）

前言本节我们来看看有关查询中UNION和UNION ALL的问题,简短的内容,深入的理解,Always to review the basics. 初探UNION和UNION ALL 首先我们过一遍二者的基本概念和使用方法,UNION和UNION ALL是将两个表或者多个表进行JOIN,当然表的数据类型必须相同,对于UNION而言它会去除重复值,而UNION ALL则会返回所有数据,这就是二者的区别和使用方法.下面我们来看一个简单的例子. USE TSQL2012 GO --USE UNION…

SQL Server-聚焦计算列持久化（二十一）

前言上一节我们结束了Hash Match Aggregate和Stream Aggregate的讲解,本系列我们来讲讲关于SQL Server中的计算列问题,简短的内容,深入的理解,Always to review the basics. 初探计算列持久化(Compued Column Persisted) 在SQL Server 2005就引入了计算列,我们首先稍微看下在msdn关于计算列的定义:计算列由可以使用同一表中的其他列的表达式计算得来.表达式可以是非计算列的列名.常量.函数,也可以…

理解JavaScript中的“this”

对于javascript的初学者来说,一般对“this”关键字都感到非常迷惑.本文的目的旨在让你全面的了解“this”,理解在每一个情景下如何使用“this”,希望通过本文,可以帮助同学们不在害怕“this”!! 从生活中发现其实“this”就是我们平时用的一个代词.打个简单的比喻: “小豆豆是一个很幽默的人,他非常喜欢看<暴走漫画>” 但是你也可以这样写: “小豆豆是一个很幽默的人,小豆豆非常喜欢看<暴走漫画>” 但是日常生活中我们会一直用这种方式来描述一个人吗?如果你的回答是…

关于ie6/7下的z-index

z-index这个属性其实在挺多地方都会用到,在百度上搜索也有大量关于z-index的篇幅去阐述这个属性,特别是在ie6下的z-index处理有更多的相关文章,本文就不再围绕z-index这一属性的基础展开叙述.这里要讨论的是最近在项目上对z-index在ie6下自己的一个认识,希望能帮助在z-index兼容上遇到问题的同行一个参考. 首先是demo,点击就可以看到相关的demo了,这个demo就是一个分类导航的模块,实现的功能是鼠标经过时当前标签切换背景以及弹出相关层,代码的结构好坏不做进一步…