FPGA基础学习(4) -- 时序约束（理论篇）

FPGA基础学习(5) -- 时序约束（实践篇）

目录 1. 理论回顾 2. 时间裕量 3. 最大延迟和最小延迟 4. 案例分析参考文献: 距离上一篇有关时序的理论篇已经有一段时间了(可以参考博文FPGA时序约束--理论篇),实际上此段时间,甚至到今天对FPGA的时序一直还是处于一种"朦胧"的状态,经历了一个阶段的学习和项目时间,稍微有点感触,故借此总结一下. 1. 理论回顾先来回顾一下有关时序的理论知识,上图是典型的同步时序模型及其时序图,由发起寄存器(rega).组合逻辑.捕获寄存器(regb)及其中间的走线组成. 源时钟cl…

FPGA基础学习(4) -- 时序约束（理论篇）

在FPGA 设计中,很少进行细致全面的时序约束和分析,Fmax是最常见也往往是一个设计唯一的约束.这一方面是由FPGA的特殊结构决定的,另一方面也是由于缺乏好用的工具造成的.好的时序约束可以指导布局布线工具进行权衡,获得最优的器件性能,使设计代码最大可能的反映设计者的设计意图. 花些功夫在静态时序分析上既可以保证设计质量,也可以促使设计者再认识自己的代码.这后一点,对于我们这些逻辑设计初学者来说,尤为重要.从门级(在Altera的FPGA器件中是LE 级)再认识自己的代码,可以更深入地体会语言的…

FPGA时序约束——理论篇

零基础学习openstack【完整中级篇】及openstack资源汇总

1.你是如何学习openstack的?2.你对openstack的组件了解多少?3.你认为openstack该如何学习? 一直想写关于openstack的方面的内容,今天终于整理完成.算是完成一桩心事,内容整合来自: 零基础学习openstack(上)[中级篇] 零基础学习openstack(下)[中级篇] 是在零基础学习openstack[初级篇]基础上的一个继续: 初级篇,我们主要是有这么一个概念,openstack的组成openstack由哪些部分来组成: Identity(代号为“Ke…

FPGA基础学习(3) -- 跨时钟域处理方法

文章主要是基于学习后的总结. 1. 时钟域假如设计中所有的触发器都使用一个全局网络,比如FPGA的主时钟输入,那么我们说这个设计只有一个时钟域.假如设计有两个输入时钟,如图1所示,一个时钟给接口1使用,另一给接口2使用,那么我们说这个设计中有两个时钟域. 2. 亚稳态触发器的建立时间和保持时间在时钟上升沿左右定义了一个时间窗口,如果触发器的数据输入端口上数据在这个时间窗口内发生变化(或者数据更新),那么就会产生时序违规.存在这个时序违规是因为建立时间要求和保持时间要求被违反了,此时触发器内部…

FPGA基础学习(9) -- 复位设计

目录 1. 常见问题 2. 常见的复位方式 3. 合理的复位设计 3.1 复位电平 3.2 异步复位同步化 3.3 恰到好处的复位 4. 补充 4.1 所谓的上电初始化参考文献一开始接触到FPGA,肯定都知道"复位",即简单又复杂.简单是因为初学时,只需要按照固定的套路--按键开关复位,见寄存器就先低电平复位一次,这样一般情况可以解决99%的问题,甚至简单的设计,就不可能有问题.复杂是因为复位本身是对大规模的硬件单元进行一种操作,必须要结核底层的设计来考虑问题. 1. 常见问题自…

FPGA基础学习(7) -- 内部结构之CLB

目录 1. 总览 2. 可配置逻辑单元 2.1 6输入查找表(LUT6) 2.2 选择器(MUX) 2.3 进位链(Carry Chain) 2.4 触发器(Flip-Flop) 参考文献: 一直以来,觉得自己关于FPGA方面,摸不到"低"--对底层架构认识不清,够不着"高"--没真正独立做过NB的应用,如高速.复杂协议或算法.神经网络加速等高大上的应用,所以能力和认识水平都处于中间水平.这段时间做时序优化,感觉心有余而力不足了,可能要触及手动布局布线了,打开Dev…

FPGA基础（verilog语言）——语法篇（续1）

上一篇文章提到了FPGA中一个模块基本结构,这篇文章开始介绍语法. 首先,我们学习一门语言都要从这门语言的单词学起,所以verilog中的关键词都有哪些呢?看下面: A:always.assign B:begin. C:case(包含casex.casez) D:deassign.default.defparam(参数声明).disable(禁止) E:event(事件).edge.else.end.endcase.endfunction.endprimitive.endmodule.endsp…

MySql学习(五) —— 数据库优化理论篇(一)

一.数据库管理系统数据库管理系统(Database Management System, DBMS) 衡量是否是数据库的标准: ACID:是指在数据库管理系统(DBMS)中事务所具有的四个特性: 1) 原子性(Atomicity) 2) 一致性(Consistency) 3)隔离性(Isolation) 4)持久性(Durability) 1.关系型数据库:是建立在关系数据库模型基础上的数据库,借助于关系代数等概念和方法来处理数据库中的数据,同时也是一个被组织成一组拥有正式描述性的表格,该形式…

FPGA之CORDIC算法实现_理论篇(上）

关于cordic的算法原理核心思想就是规定好旋转角度,然后通过不停迭代逐步逼近的思想来实现数学求解,网上关于这部分的资料非常多,主要可以参考: 1)https://blog.csdn.net/qq_39210023/article/details/77456031 2)https://blog.csdn.net/rookiew/article/details/74967394 Xinlinx自带的官方说明文档也非常值得参考,文章末尾会补充相关参考资料. 1.cordic的优化算法: 1) 2)第…

FPGA基础学习(8) --内部结构之存储单元

目录 1. 基本结构 2. BRAM与DRAM的比较 3. BRAM的特点 4. Block Memory的使用 4.1 配置为RAM或ROM 4.2. 配置为FIFO 参考文献: 上一篇中提到了SLICEL和SLICEM都可用作ROM,后者还可以作为分布式RAM(Distribute RAM,DRAM).本篇主要总结的是块状Memory(Block Memory),实际上就是FPGA内部独立于逻辑单元的专用存储器,更像是一种硬核. 1. 基本结构如下图所示,一个Block Memory的大小…

FPGA基础学习(6) -- 原语

目录 1. IBUF和IBUFDS(IO) 2. IDDR(Input/Output Functions) 3. IBUFG和IBUFGDS(IO) 原语,即primitive.不同的厂商,原语不同:同一家的FPGA,不同型号的芯片,可以也不一样:原语类似最底层的描述方法.使用原语的好处,可以直接例化使用,不用定制IP:即可通过复制原语的语句,然后例化IP,就可使用:Xilinx是通过直接修改原语中的参数再例化IP来使用:Xilinx公司的原语分为10类,包括:计算组件,IO端口组件,寄存器/锁…

FPGA基础学习(2) -- FIFO IP核(Quartus)

ALTERA在LPM(library of parameterized mudules)库中提供了参数可配置的单时钟FIFO(SCFIFO)和双时钟FIFO(DCFIFO).FIFO主要应用在需要数据缓冲且数据符合先进先出规律的同步或异步场合.LPM中的FIFO包含以下几种: 1.SCFIFO:单时钟FIFO: 2.DCFIFO:双时钟FIFO,数据输入和输出的宽度相同: 3.DCFIFO_MIXED_WIDTHS:双时钟FIFO,输入输出数据位宽可以不同. 配置不细说,直接看时序来理解. 1.…

FPGA基础学习(1) -- FFT IP核（Quartus）

为了突出重点,仅对I/O数据流为steaming的情况作简要说明,以便快速上手,有关FFT ip核模型及每种设置详细介绍请参考官方手册FFT MegaCore Function User Guide. 1 配置在FFT Megacore Function中选择"parameterize",弹出对话框. "Parameters"栏中,选择器件.转换数据的长度.数据精度已经旋转因子的精度.注意旋转因子精度必须小于等于数据精度. "Architecture&q…

python基础学习笔记——网络编程(协议篇)

一互联网的本质咱们先不说互联网是如何通信的(发送数据,文件等),先用一个经典的例子,给大家说明什么是互联网通信. 现在追溯到八九十年代,当时电话刚刚兴起,还没有手机的概念,只是有线电话,那么此时你要是给在外地的人打电话,你应该怎么做? 首先你要确保你们两个的座机要有一堆连接介质连接(电话线,转换器等等)咱们统称物理连接介质. 其次,你要拨号,锁定对方的电话. 最后就开始通话了. 通话是有学问的,当时那个年代还没有推广普通话,所以你要是和河南的人电话联系,你要讲河南话. 你要是和东北的人电话联…

【项目基础】容器、AOP理论篇

一.容器(砂锅) 1.概念: 容器是应用server中位于组件和平台之间的接口集合 2.应用: 容器一般位于应用server之内,由应用server负责载入和维护.一个容器仅仅能存在于一个应用server之内.一个应用server能够建立和维护多个容器容器一般遵守可配置的原则,即容器的使用者能够通过对容器參数的配置,来达到自己的使用需求.而不须要改动容器的代码 3.举例: 有一个房间(这里的房间相当于容器),我们将空调(这里的空调相当于调节室内温度的方法)放到房间里(将空调放到房间里就相当于给…

跟我从零基础学习Unity3D开发--资源打包篇（AssetBundle）

好久没更新了,一直在加班敢项目进度.这里和关注我的博客的童鞋表示一下歉意!这里有我录的Unity3D从零开始的视频教程大家可以关注一下:http://www.imooc.com/view/555 视频会陆续的更新,需要讲什么也可以留言给我. 之前在项目中一直用的是别人以前的写的打包代码,后来项目需要需要修改以前的代码把打包的代码过了一遍,今天把自己遇到的问题和打包思路在这路写下来. 在untiy支援加载方面分为两个种类: 第一类:Resources方式加载-------我们不用打包资源,放在项…

FPGA基础（verilog语言）——语法篇

verilog语言简介 verilog语言是一种语法类似于c的语言,但是与c语言也有不同之处,比如: 1.verilog语言是并行的,每个always块都是同时执行,而c语言是顺序执行的 2.verilog又被称作硬件描述语言,在用verilog语言编程的时候,不如说是在用verilog描述一段电路,而c语言则是一段程序 verilog基本语法本块只讲常用的基本语法,至于一些高级的语法到以后案例的时候会讲到 verilog文件.v基本结构 module a(b, c, d,...z)://mo…

Hive的学习之路（理论篇）

一.Hive介绍 Apache官网给出的logo,一半是Hadoop大象的头,一半是蜜蜂的身体,也是寓意着它是基于Hadoop,哈哈,纯属个人理解,进入正题. Hive是基于Hadoop的一个数据仓库工具,可以将sql语句转换成MapReduce任务来运行.可以用来数据提取.转化.加载(ETL),这是一种可以存储.查询和分析存储在Hadoop中的大规模数据的机制. Hive定义了简单的类sql查询语言,成为HiveQL,它允许熟悉SQL的用户查询数据. HiveSQL:Hive通过类sql的语法…