PCIE training

【PCIE training】的更多相关文章

在PCIe链路可以正常工作之前,需要对PCIe链路进行链路训练,在这个过程中,就会用LTSSM状态机.LTSSM全称是Link Training and Status State Machine.这个状态机在哪里呢?它就在PCIe总线的物理层之中. LTSSM状态机涵盖了11个状态,包括Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2, Hot Reset, Loopback, Disable.这11个状态之间转换的逻辑,如下…

4.1 PCIe总线的基础知识

与PCI总线不同,PCIe总线使用端到端的连接方式,在一条PCIe链路的两端只能各连接一个设备,这两个设备互为是数据发送端和数据接收端.PCIe总线除了总线链路外,还具有多个层次,发送端发送数据时将通过这些层次,而接收端接收数据时也使用这些层次.PCIe总线使用的层次结构与网络协议栈较为类似. 4.1.1 端到端的数据传递 PCIe链路使用"端到端的数据传送方式",发送端和接收端中都含有TX(发送逻辑)和RX(接收逻辑),其结构如图4?1所示. 由上图所示,在PCIe总线的物理链路的一…

PCIE错误分析

前面的文章提到过,PCI总线中定义两个边带信号(PERR#和SERR#)来处理总线错误.其中PERR#主要对应的是普通数据奇偶校检错误(Parity Error),而SERR#主要对应的是系统错误(System Error).具体如下: · 普通的数据奇偶校检错误——通过PERR#报告 · 在多任务事务(Multi-task Transaction,又称为Special Cycles)时的奇偶校检错误——通过SERR#报告 · 地址和命令的奇偶校检…

PCIe 驱动流程（LTSSM）

本次的工作是完成刚流片的FPGA中PCIe IP核的bring up,也就是芯片的中PCIe的第一个使用者,将PCIe IP核正常使用起来,并配合公司的EDA团队,完成PCIe IP核到用户的呈现. 经过两个月的调试和文档阅读,对PCIe也有了初步的认识,对于PCIe的学习主要来自3个方面: 1. 王齐老师的<PCI Express 体系结构导读>和王齐老师的博客http://blog.sina.com.cn/s/blog_6472c4cc0100qbvp.html…

PCIE协议解析 synopsys IP loopback 读书笔记（1）

1 Overview Core支持单个Pcie内核的Loopback功能,该功能主要为了做芯片验证,以及在没有远程接收器件的情况下完成自己的回环.同时,Core也支持有远程接收器件的loopback,在该中情况下,远程接收器件称为loopback slave.该种模式可以用来完成板级的debug,BER测试,系统调试. 在做Loopback的时候需要注意将“Link up”强制写成1(根据specification该位应该是0),造成系统处于L0状态的假象,以便系统完成link的ini…

PCIE 调试过程记录

遇到的问题 PCIE link不稳定配置空间读写正常,Memory mapping空间读写异常缘由之前对PCIE的认识一直停留在概念的阶段,只知道是一个高速通讯协议,主要用于板内.板间的高速BUS.正好公司最近在调试一个PowerPC平台的PCIE BUS的BSP.需要一些PCIE的硬件.软件知识.下面通过解决实际问题过程的方法来进一步理解PCIE总线协议.但也仅仅限于工程应用(实际产品中调试.应用)层面. 具体解决过程 PCIE 物理层link 不稳定启动u-boot后,可以看到PCI…

浅析PCIe链路LTSSM状态机

我们知道,在PCIe链路可以正常工作之前,需要对PCIe链路进行链路训练,在这个过程中,就会用LTSSM状态机.LTSSM全称是Link Training and Status State Machine.这个状态机在哪里呢?它就在PCIe总线的物理层之中. LTSSM状态机涵盖了11个状态,包括Detect, Polling, Configuration, Recovery, L0, L0s, L1, L2, Hot Reset, Loopback, Disable.这11个状态之间转换的逻辑…