0. 引言 在UVM支持的寄存器操作中,有get.update.mirror.write等等一些方法,在这里整理一下他们的用法. 寄存器模型中的寄存器值应该与DUT保持同步,但是由于DUT的值是实时更新的,所以寄存器模型并不能实时知道这种更新,在寄存器模型中专门有个值来尽可能与DUT中寄存器的值保持一致,叫镜像值(mirrorred value).寄存器模型中还有一个值叫期望值(respected value),这个值保存我们希望写入寄存器的值.比如希望向DUT某个寄存器写入'h1,用set函数

这是寄存器模型类中唯一派生自uvm_component的类,我们的寄存器模式需要实时,以最接近的方式知道DUT中寄存器的变化,uvm_reg_predictor就是为这个而生的. // TITLE: Explicit Register Predictor //------------------------------------------------------------------------------ // // The <uvm_reg_predictor> class defi

寄存器模型 uvm_reg_sequence是UVM自带所有register sequence 的基类. 该类包含model, adapter, reg_seqr(uvm_sequencer). 感觉寄存器模型是个小的UVM系统.有自己uvm_reg_item, uvm_reg_sequence,reg_seqr, uvm_reg_adapter 是用来将寄存器的transaction 和 physical bus transaction之间的转化 //---------------------

对于一个复杂设计,寄存器模型要能够模拟任意数量的寄存器域操作.UVM提供标准的基类库,UVM的寄存器模型来自于继承自VMM的RAL(Register Abstract Layer),现在可以先将寄存器模型进行XML建模,再通过脚本工具直接生产寄存器模型.首先来看看uvm_reg_model的代码,该文件用来保存Register Layer的全局变量和文件include. //-------------------------------------------------------------

转载:UVM RAL模型:用法和应用_寄存器 (sohu.com) 在系统设计中通常会面临两大挑战:缩小技术节点的规模和上市时间(TTM,Time to Market).为了适应激烈的市场竞争,大多数系统都是以通用方式设计的,这意味着同一设计可以通过不同的配置实现不同的应用方式.配置数量越多,设计中的寄存器数量越多.最重要的是,由于当前市场对数据存储的大量需求,存储大小也越来越大.为了访问和验证大量寄存器和巨大的存储,需要一些创新的方法.因此,UVM提供了用于寄存器管理及访问的基类库,称为UVM

当你完成寄存器模型的时候,你就会想到给后来的人一个接口,给他更多的扩展,让他做更多的事,一般而言,只有做VIP时,会想到做callbacks. typedef class uvm_reg; typedef class uvm_mem; typedef class uvm_reg_backdoor; //------------------------------------------------------------------------------ // Title: Register

这是寄存器模型的顶层 //------------------------------------------------------------------------ // Class: uvm_reg_block // // Block abstraction base class // // A block represents a design hierarchy. It can contain registers, // register files, memories and su

uvm_reg_item 扩展自uvm_sequence_item,也就说寄存器模型定义了transaction item. adapter 的作用是把这uvm_reg_item转换成uvm_sequence_item,再经由uvm_sequencer发送个uvm_driver,最终在总线上传输. //------------------------------------------------------------------------------ // Title: Generic R

文件: src/marcos/uvm_reg_defines 类: 无 该文件是寄存器模型src/reg/* 文件对于的宏文件,主要定义了寄存器地址位宽,寄存器数据位宽,字节的大小.计算机从最初的8,发展到16bit(过度阶段), 到32bit, 目前的主流是64bit(AMD 烧起来64位计算机的这把火). //------------------------ // File: Register Defines //------------------------ // Macro: `UVM

当我们对寄存器register, 存储器memory, 都进行了建模,是时候对FIFO进行建模了 uvm_reg_fifo毫无旁贷底承担起了这个责任,包括:set, get, update, read, write, 等等函数. //------------------------------------------------------------------------------ // Class: uvm_reg_fifo // // This special register mod

保存寄存器的值 观察DUT寄存器值的变化. //------------------------------------------------------------------------------ // TITLE: Explicit Register Predictor //------------------------------------------------------------------------------ // // The <uvm_reg_predictor

有了uvm_reg_field, uvm_reg, uvm_block, 也许我们需要跟大的uvm_file,这就是传说中的寄存器堆. // // CLASS: uvm_reg_file // Register file abstraction base class // // A register file is a collection of register files and registers // used to create regular repeated structures.

有了存储器模型,再来看看存储器的管理 //------------------------------------------------------------------------------ // // Title: Memory Allocation Manager // // Manages the exclusive allocation of consecutive memory locations // called ~regions~. // The regions can

看完了寄存器,再来看看存储器: //------------------------------------------------------------------------------ // CLASS: uvm_mem //------------------------------------------------------------------------------ // Memory abstraction base class // // A memory is a c

寄存器有前门和后门两种访问方式,这儿只看后门访问方式 //------------------------------------------------------------------------------ // Class: uvm_reg_backdoor // // Base class for user-defined back-door register and memory access. // // This class can be extended by users t

所有的寄存器都需要地址,都需要加入到地址列表中 //------------------------------------------------------------------------------ // // Class: uvm_reg_map // // :Address map abstraction class // // This class represents an address map. // An address map is a collection of re

uvm_reg_field是最基本寄存器单元. typedef class uvm_reg_cbs; //----------------------------------------------------------------- // CLASS: uvm_reg_field // Field abstraction class // // A field represents a set of bits that behave consistently // as a single e

uvm_reg_adapter 功能就是在uvm_reg_bus_op和总线操作之间的转换.主要包含两个函数reg2bus 和bus2reg. //------------------------------------------------------------------------------ // Title: Classes for Adapting Between Register and Bus Operations // // This section defines cla

uvm_reg 是uvm_reg_field , 包含所有uvm_reg_field 所有的函数.

转载:浅谈可移植激励规范(PSS)复用策略_路科验证-CSDN博客 译者按 :当今硬件设计变得愈加复杂,如何创建出足够的测试来保证设计的正确性是每个硬件工程师需要面对的问题.Accellera的可移植激励测试规范(PSS.又称便携激励标准)[1]旨在希望能够提供一个独立的测试来源,从而实现跨层级的验证复用,即无论是IP级别.子系统.还是SoC级都使用同样的测试来源,他们也希望提供一系列功能来解决不同级别对于验证测试的不同要求,从而达到真正意义上的复用.然而,即使是像Java和C++这样拥有强大的