实验现象:

核心代码:

module DUAL_PORT_RAM(
input CLK_12M,
inout WR,
input RD,
input CS0,
input [:]A,
inout [:]DB,
output FPGA_LEDR,
output FPGA_LEDG,
output FPGA_LEDB
);
//-------------------------------rst_n---------------------------------//
reg rst_n;
reg [:]cnt_rst; always@(posedge CLK_12M)
begin
if(cnt_rst=='d10)
begin
rst_n <= 'd1;
cnt_rst <= 'd10;
end
else cnt_rst <= cnt_rst + 'd1;
end //---------------------------------PLL--------------------------------//
//实例化PLL
my_pll u1(
.inclk0(CLK_12M),
.c0(PLL_48M)
); //--------------------------------RAM---------------------------------//
//实例化双口ram
wire [:]a_dataout;
wire [:]b_dataout; my_ram u2(
.address_a(a_addr),
.address_b(A),
.data_a(a_datain),
.data_b(DB),
.clock_a(!a_clk),
.clock_b(b_clk),
.wren_a(a_wren),
.wren_b('d0),
.rden_a(a_rden),
.rden_b(!rd),
.q_a(a_dataout),
.q_b(b_dataout)
); //-------------------------------delay-------------------------------//
//对CLK_12M做延时处理
reg clk1,clk2; always@(posedge PLL_48M or negedge rst_n)
begin
if(!rst_n)
begin
clk1 <= 'd0;
clk2 <= 'd0;
end
else
begin
{clk2,clk1} <= {clk1,CLK_12M};
end
end wire a_clk = (CLK_12M & clk2); //---------------------------------ram_cnt----------------------------//
//ram地址数据计数器
reg [:]cnt_addr; always@(posedge CLK_12M or negedge rst_n)
begin
if(!rst_n)
begin
cnt_addr <= 'd0;
end
else if(cnt_addr=='d511)
begin
cnt_addr <= 'd0;
end
else cnt_addr <= cnt_addr + 'd1;
end //------------------------------ram_a wr&rd----------------------------//
reg a_wren,a_rden;
reg [:]a_datain;
reg [:]a_addr; always@(posedge a_clk or negedge rst_n)
begin
if(!rst_n)
begin
a_wren <= 'd0;
a_rden <= 'd0;
a_datain <= 'd0;
a_addr <= 'd0;
end
else if(cnt_addr >= 'd0 && cnt_addr <= 10'd255)
begin
a_wren <= 'd1;
a_datain <= cnt_addr;
a_addr <= cnt_addr;
a_rden <= 'd0;
end
else if(cnt_addr>='d256 && cnt_addr <= 1'd511)
begin
a_rden <= 'd1;
a_addr <= cnt_addr - 'd256;
a_wren <= 'd0;
end
end //------------------------------a_ram_error---------------------------//
//判断读取地址与输出数据是否相等。相等,绿灯亮;不相等,红灯亮。
reg error;
reg [:]led; always@(negedge clk1 or negedge rst_n)
begin
if(!rst_n)
begin
error <= 'd0;
end
else if(a_wren || a_dataout == a_addr)
begin
error <= 'd0;
led <= 'b101;
end
else
begin
error <= 'd1;
led <= 'b011;
end
end assign {FPGA_LEDR,FPGA_LEDG,FPGA_LEDB} = led; //-------------------------------b_ram_rd-----------------------------//
//控制ram_b的读取功能,当读信号来临时,读取数据发送到FSMC总线上
wire wr = (CS0 | WR );
wire rd = (CS0 | RD);
reg wr_clk1,wr_clk2; always@(posedge PLL_48M or negedge rst_n)
begin
if(!rst_n)
begin
wr_clk1 <= 'd1;
wr_clk2 <= 'd1;
end
else
begin
{wr_clk2,wr_clk1} <= {wr_clk1,wr};
end
end
wire b_clk = (!wr_clk2 | !rd);
assign DB = !rd ? b_dataout : 'hzzzz; //------------------------------endmodule-----------------------------//
endmodule

实验方法及指导书:

链接:http://pan.baidu.com/s/1hsEeYxe 密码:004h

【iCore1S 双核心板_FPGA】例程十七:基于双口RAM的ARM+FPGA数据存取实验的更多相关文章

  1. 【iCore1S 双核心板_FPGA】例程十二:基于单口RAM的ARM+FPGA数据存取实验

    实验现象: 核心代码: module single_port_ram( input CLK_12M, input WR, input RD, input CS0, inout [:]DB, input ...

  2. 【iCore4 双核心板_FPGA】例程十五:基于单口RAM的ARM+FPGA数据存取实验

    实验现象: 写RAM命令格式:write:地址(0-255),数据(0-65535)\cr\lf 读RAM命令格式:read:地址(0-255)\cr\lf 核心代码: int main(void) ...

  3. 【iCore3 双核心板_FPGA】实验十八:基于单口RAM的ARM+FPGA数据存取实验

    实验指导书及代码包下载: http://pan.baidu.com/s/1i58Ssvz iCore3 购买链接: https://item.taobao.com/item.htm?id=524229 ...

  4. 【iCore4 双核心板_FPGA】例程十六:基于双口RAM的ARM+FPGA数据存取实验

    实验现象: 核心代码: int main(void) { /* USER CODE BEGIN 1 */ int i; int address,data; ; ]; ]; char *p; /* US ...

  5. 【iCore3 双核心板_FPGA】实验十九:基于双口RAM的ARM+FPGA数据存取实验

    实验指导书及代码包下载: http://pan.baidu.com/s/1pLReIc7 iCore3 购买链接: https://item.taobao.com/item.htm?id=524229 ...

  6. 【iCore4 双核心板_FPGA】例程十七:基于FIFO的ARM+FPGA数据存取实验

    实验现象: 核心代码: int main(void) { /* USER CODE BEGIN 1 */ int i; int fsmc_read_data; ; ]; ]; char *p; /* ...

  7. 【iCore3 双核心板】例程十七:USB_MSC实验——读/写U盘(大容量存储器)

    实验指导书及代码包下载: http://pan.baidu.com/s/1qXt1L0o iCore3 购买链接: https://item.taobao.com/item.htm?id=524229 ...

  8. 【iCore3 双核心板_FPGA】实验二十:基于FIFO的ARM+FPGA数据存取实验

    实验指导书及代码包下载: http://pan.baidu.com/s/1cmisnO iCore3 购买链接: https://item.taobao.com/item.htm?id=5242294 ...

  9. 【iCore1S 双核心板_FPGA】例程二:GPIO输入实验——识别按键输入

    实验现象: iCore1s 双核心板上与FPGA相连的三色LED(PCB上标示为FPGA·LED),按键按下红灯点亮,松开按键红灯熄灭. 核心源代码: module KEY( input CLK_12 ...

随机推荐

  1. 洛谷.3805.[模板]manacher算法

    题目链接 之前做很早了没写这篇,补上. 记录当前ex[]最大的回文中心id和最远延伸范围mx! 关于串的构造: 应该是 @ #A#B#C#B#A# $ ,而不是 @ A#B#C#B#A $ 比如 @a ...

  2. Redis中的哈希(Hash)

    Redis 哈希(Hash) Redis hash 是一个string类型的field和value的映射表,hash特别适合用于存储对象. Redis 中每个 hash 可以存储 232 - 1 键值 ...

  3. Android:PowerManager类 电源管理

    PowerManager类用于对设备电源状态进行管理:PowerManager.WakeLock类用于保持设备常亮:Android中通过各种Lock锁对电源进行控制,需要注意的是加锁和解锁必须成对出现 ...

  4. [PA2014]Iloczyn

    [PA2014]Iloczyn 题目大意: 询问\(n(n\le10^9)\)是否是两个斐波那契数之积. 思路: \({\rm fib}(45)<10^9,{\rm fib}(46)>10 ...

  5. JS Function类型

    每个函数都是Function类型的实例,由于函数是对象,函数名实际上是一个指向函数对象的指针,不会与某个函数绑定. 1.函数的声明: (1)函数声明语法: function sum (num1,num ...

  6. django之MTV模型(urls,view)

    今天就进入到python最重要的阶段了django框架,框架就像胶水一样会将我们前面学的所有知识点粘合在一起,所以以前有哪些部分模糊的可以看看前面的随笔.本篇主要介绍djangoMTV模型,视图层之路 ...

  7. Unity中的定时器与延时器

    JavaScript中的定时器与延时器,分别是 setInterval.setTimeout,对应的清理函数是:clearInterval.clearTimeout. 而在Unity中,则分别是:In ...

  8. Docker Compose安装以及入门

    Docker Compose 是 Docker 官方编排(Orchestration)项目之一,负责快速在集群中部署分布式应用. Compose 简介 Compose 项目是 Docker 官方的开源 ...

  9. Spark2.3(四十二):Spark Streaming和Spark Structured Streaming更新broadcast总结(二)

    本次此时是在SPARK2,3 structured streaming下测试,不过这种方案,在spark2.2 structured streaming下应该也可行(请自行测试).以下是我测试结果: ...

  10. EChart配置

    EChart配置 https://www.jianshu.com/p/3cf80b96a65d