LVDS时序分析

LVDS时序分析

2012年05月07日 11:48:08 Walle 阅读数：3355 标签： 平台工作

 

最近在调试基于telechip平台的LVDS驱动，一开始对该平台的LVDS时序不是很了解，主要原因是对lvds的不理解。遂记录本文以备后续参考

以下是6路LVDS信号的的时序图：

由上图可知，除了一对时钟信号，其余共有5对的数据差分信号，从TXIN0-TXIN34, 这35路的输入信号是从TTL的RGB信号转接而来的，它们对应的定义如下：

DATA[0]-DATA[23](24位RGB)，

LDE, LHS, LVS(行场同步、点时钟频率)，

CLK，

其他(7位)

上面的时序图的意义就是利用TA-TE这5路差分信号线来传输最高24(RGB888)位、包括时钟信号(行场同步、点时钟)的LCD彩色信息的。

这35根信号数据并不是一成不变的，可以通过配置寄存器来使能不同信号所对应的功能，例如可以使用TA来传输LHS,LVS,LDE信号，也可以使用其他的差分线

根据具体的需要，有时为了简化电路，减轻工程师的工作量，可以只连接这5路差分信号的其中一些(时钟信号是必须的)。例如系统中只需支持RGB565, RGB666的彩色数据，那么总共只需3路差分线即可(6+6+6+3=21=7*3)。

其实LVDS信号并没有想象中的那么复杂，只是在不同平台上可能各个元素的表达方式不一样而已。只要搞熟悉了，调试起来还是比较容易的。