记得刚毕业出来时就在某台商工作,用的就是allegro,从此上了贼船就下不来了--.其实还用过pcad,protel,powerpcb(以下简称3p,加上pads就4p了,呵呵--).至于mentor和cr5000就实在是没空去用了(有点难度).除去mentor和zuken的软件不说,allegro相对于其它软件还是有其优势的.而贵公司的layout工作难度越大,allegro的优势就越明显. 废话说了一大堆,说说其优点吧(先礼后兵--): 1.拉线是最方便的.像3p的拉线,都不好控制(不是我没

一.打开BRD文件 打开PCB SI,启动Cadence Product Choices界面,如图1-1所示,一般我们选择Allegro PCB SI 630(SPECCTRAQuest),具体如下图所示: 接着,选择File->Open,打开所要仿真的BRD文件,此时,出现下图所示界面: 二.模型库添加 在SPECCTRAQuest界面下,点击Analyze->SI/EMI Sim下的Library,. 添加模型的DML格式文件,如下图所示: 添加完成后,点击OK按钮. 三.叠层的设置 点击

一.IBIS模型的获取 a) 直接找芯片供应商 b) 从网上下载 i.到Google网站直接搜索某个型号的IBIS模型: ii. 到器件厂商的官方网站下载: iii.从专门提供IBIS模型的网站搜索下载. c) 仿真器件的SPICE 模型或直接测量 二.IBIS模型的转化过程 将模型的IBIS格式转化为DML格式,可以使用Allegro自带的Model Integrity.一般有两种方式打开此软件: 1.在SPECCTRAQuest下,点击Tools->Model Integrity: 2.在A

在SPECCTRAQuest下,选择Analyze->SI/EMI sim->Probe,进入如下图所示界面: 注:BRD文件命名不用使用中文字符及一些不常用的字符,如".",最好只使用字母,数字和下划线的组合.否则,会出现提取不到任何网络的情况. 一.提取拓扑结构 点击view Topology,出现如下图所示界面: 此图即为提取的拓扑结构,此时进入Sigxp界面. 将上图中IC类元件ATP8624的相关模型放大,如图下图所示: 二.仿真参数设置 在Sigxp界面下点击A

利用于博士的那个电路板,看一下cadence软件的串扰仿真,我们选取3跟信号线,见下图. U6.N3-R36-U7.56 U6.P3-R36-U7.54 U6.P2-R36-U7.53 下面启动sigxplorer, 按着下图开始添加part, 完成后应该这个模样,IOP1 IOP2 IOP3 分别对应U6 的N3,P3,P2 IOP4 IOP5 IOP6 对应 U7的56 54 53 . 你可以设置MS1的一些参数,就是线间距,和导线的一些参数. 给IOP分配激励,和上一篇文章一样鼠标点击名称

原文出自:http://www.cnblogs.com/jacklu/p/5140913.html 功率谱估计在分析平稳各态遍历随机信号频率成分领域被广泛使用,并且已被成功应用到雷达信号处理.故障诊断等实际工程中.本文给出了经典功率谱估计的几类方法,并通过Matlab的实验仿真对经典功率谱估计方法性能进行了分析,最后说明了经典功率谱估计法的局限性和造成这种局限性的原因. 1.引言 给定一个标准的正弦信号,我们可以通过傅里叶变换来分析它的频率成分.然而,实际工程应用中,由于存在着各种干扰.噪声,我

前言:si的教程市面上是很少的,layout是台湾工程师的强项,还有就是日本人,国人爱用AD. si的教程中靠谱的还是张飞的收费课程,还有华为的资料. Cadence SI 仿真实验步骤如下: 1.熟悉Allegro PCB SI中的设置向导 a)       利用Allegro PCB SI中的设置向导设置印制板叠层信息 b)       利用设置向导确认DC网络 c)       利用设置向导完成器件分类设置 2.在Allegro PCB SI中为器件分配模型 a)       自动分配器件

整理一下在电研院学的si (虽然彩超的si在频率15Mhz以上后,si是失真的.昨晚遇到孔大哥也是这样说的,板级仿真,要layout过硬,然后找到合适的top test point) Allegro PCB SI设计流程包括6个步骤: 1.预布局. 该部分的内容主要是使用Allegro PCB SI中的数据库设置向导完成电路板数据库的正确设置,以确保顺利完成下一步的解空间分析. 2.解空间分析 解空间分析是cadence SI仿真中内容最多的部分,也是最关键的部分.该部分在SigXplorer仿

Sigrity提供了丰富的千兆比特信号与电源网络分析技术,包括面向系统.印刷电路板(PCB)和IC封装设计的独特的考虑电源影响的信号完整性分析功能. Sigrity分析技术与Cadence Allegro和OrCAD设计工具的组合将会提供全面的前端到后端的综合流程,帮助系统和半导体公司提供高性能设备,应用千兆比特接口协议,例如DDR和PCI Express. Cadence Sigrity 安装 全新安装安装 Cadence Sigrity 之前需要先安装Cadence Allegro SPB和

Cadence公司的电子设计自动化产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟.混合信号及射频IC设计,全定制集成电路设计,IC物理验证,PCB设计和硬件仿真建模等.同时,Cadence公司还提供设计方法学服务,帮助客户优化其设计流程:提供设计外包服务,协助客户进入新的市场领域.自1991年以来,该公司已连续在国际EDA市场中销售业绩稳居第一.全球知名半导体与电子系统公司均将Cadence软件作为其全球设计的标准. 下面分享下Cadence公司全球著名的PCB

(2)单击“Identify DC Nets”,弹出“Identify DC Nets”窗口,如图2-6 所示: 图 2-6 Identify DC Nets 窗口 (3)在“Net”列表中选择网络如“GND_EARTH”,在“Voltage”栏双击“NONE” 输入相应的电压值如0,并按下“Tab”键.再如选择“VCC285”,在“Voltage”栏双击“NONE” 输入相应的电压值如2.85,并按下“Tab”键. (4)单击“OK”,关闭“Identify DC Nets”窗口.“Datab

软件版本号:Cadence 16.5 使用工具:Allegro PCB PI Option XL Power Integrity 使用资源:仿真实例下载地址:http://download.csdn.net/detail/wu20093346/7660995 仿真目的:依据单节点仿真的结果去选择去耦电容器,从而使PCB满足所设定的目标阻抗 1.创建新的PCB文件 打开Allegro PCB PI Option XL: 新建一个board,输入名字为PI_Allegro,设置英文路径. 2.启动电

ROS(indigo) 安装和使用更新版本的Gazebo,本文以7为例. Gazebo7支持更多新的功能,如果使用下面命令安装ROS(indigo): ~$ sudo apt-get install ros-indigo-desktop-full 那么配套安装的是Gazebo2,如何在ROS(indigo)中使用更新版本的Gazebo呢? 首先,需要卸载ros-indigo-desktop-full等,如下: sudo apt-get remove ros-indigo-desktop-full

原文出自:http://www.cnblogs.com/jacklu/p/5140913.html 功率谱估计在分析平稳各态遍历随机信号频率成分领域被广泛使用,并且已被成功应用到雷达信号处理.故障诊断等实际工程中.本文给出了经典功率谱估计的几类方法,并通过Matlab的实验仿真对经典功率谱估计方法性能进行了分析,最后说明了经典功率谱估计法的局限性和造成这种局限性的原因. 1.引言 给定一个标准的正弦信号,我们可以通过傅里叶变换来分析它的频率成分.然而,实际工程应用中,由于存在着各种干扰.噪声,我

  声明:本文为黑金动力社区(http://www.heijin.org)原创教程,如需转载请注明出处,谢谢! 黑金动力社区2013年原创教程连载计划: http://www.cnblogs.com/alinx/p/3362790.html <FPGA那些事儿-Modelsim仿真技巧>REV4.0 PDF下载地址: http://www.heijin.org/forum.php?mod=viewthread&tid=22730&page=1&extra=#pid165

基于modelsim-SE的专业进阶仿真流程 通过<基于modelsim-SE的简单仿真流程>和<调用altera IP核的仿真流程>是否感受到仿真流程中的繁琐步骤,特别是在modelsim创建工程之后的步骤:编译.添加仿真信号.开始仿真.这三个步骤涉及到一大堆的鼠标操作,涉及到一大堆的窗口操作,由于RTL仿真过程是一个反复迭代的过程,同时要求覆盖到100%的功能测试,由此也要覆盖到所有状态机和条件判断的所有情况,由此,RTL的功能仿真功能需要不断的修改RTL代码,每次修改RTL代

调用altera IP核的仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示: 在脚本窗口中将出现一行绿色字体 # Compile of altera_mf.v was successful. # Compile of counter.v was successful. # Compile of r

调用altera IP核的仿真流程—上 在学习本节内容之后,请详细阅读<基于modelsim-SE的简单仿真流程>,因为本节是基于<基于modelsim-SE的简单仿真流程>的基础上进行设计的,关于设计仿真流程的过程所涉及到的重复内容将不再详述,将会一笔带过,如果深入学习了<基于modelsim-SE的简单仿真流程>这一小节,则下面的内容将会非常的简单. 编写RTL功能代码 本小节通过调用altera的ROM宏功能模块,FPGA的ROM模块主要用于存储数据,可以在上电的

基于modelsim-SE的简单仿真流程—下 编译 在 WorkSpace 窗口的 counter_tst.v上点击右键,如果选择Compile selected 则编译选中的文件,Compile All是编译所有文件,这里选择 Compile->Compile All,如下图所示: 在脚本窗口中将出现绿色字体: # Compile of counter.v was successful. # Compile of counter_tst.v was successful.,说明文件编译成功,在

基于modelsim-SE的简单仿真流程 编写RTL功能代码 要进行功能仿真,首先得用需要仿真的模块,也就是RTL功能代码,简称待测试的模块,该模块也就是在设计下载到FPGA的电路.一个电路模块想要有输出,就得有输出,数字电路也是一样的,时钟和复位信号是必不可少的测试激励信号之一,同时可能还包括控制信号.数据信号.这里总结一下,一般系统中包括的测试激励信号主要为四大类: 系统信号(时钟.时钟使能信号.复位信号等): 控制信号(使能信号.片选信号.握手信号,状态机控制信号等): 数据信号(并行接口