在用Micropython开发板完成小实验时,很多朋友反应对照接线图实际接线有时会有一些困扰.今天给大家介绍一款画图软件Fritzing   看看是怎么自定义制作接线图的. 前提条件 1.准备好元器件的SVG文件,若没有SVG文件的话,可使用AdobeIllustrator CS6软件进行制作. 2.安装Fritzing画图软件. 开始制作 本次以添加TPYBoardv102开发板为例. 1.解压fritzing.pc.64.v0.9.2.rar直接双击运行Fritzing.exe. 2.点击上

1.GPIO基础知识 Zynq7000 系列芯片有 54 个 MIO(multiuse I/O) ,它们分配在 GPIO 的 Bank0 和Bank1 隶属于 PS 部分, 这些 IO 与 PS 直接相连. 不需要添加引脚约束, MIO 信号对 PL部分是不可见,即PL不能对这部分IO信号进行任何操作. 所以对 MIO 的操作可以看作是纯 PS 的操作. 参考芯片手册看到 Bank0:MI0[31:0] Bank1:MI0[52:53] Bank2:EMI0[31:0] Bank3:EMI0[6

按键中断 硬件开发 新建原理图 1.打开Quartus II 11.0,新建一个工程,File -> New Project Wizard…,忽略Introduction,之间单击 Next> 进入下一步.分别设置工程工作目录.工程名称.这里需要注意的是工程工作目录中请使用英文,不要含有空格等,否则在后面使用Nios II IDE的时候会出现问题.设置好后如图1所示.然后进行下一步.这里工程命名为lab3_bnt 2.添加已经存在的文件,这里没有需要添加的文件,直接单击 Next> 进入

Led 硬件开发 新建原理图 1.打开Quartus II 11.0,新建一个工程,File -> New Project Wizard…,忽略Introduction,之间单击 Next> 进入下一步.分别设置工程工作目录.工程名称.这里需要注意的是工程工作目录中请使用英文,不要含有空格等,否则在后面使用Nios II IDE的时候会出现问题.设置好后如图1所示.然后进行下一步.这里工程命名为lab2_led 2.添加已经存在的文件,这里没有需要添加的文件,直接单击 Next> 进入下

hello_world 硬件开发 新建原理图 1.打开Quartus II 11.0,新建一个工程,File -> New Project Wizard…,忽略Introduction,之间单击 Next> 进入下一步.分别设置工程工作目录.工程名称.这里需要注意的是工程工作目录中请使用英文,不要含有空格等,否则在后面使用Nios II IDE的时候会出现问题.设置好后如图1所示.然后进行下一步. 2.添加已经存在的文件,这里没有需要添加的文件,直接单击 Next> 进入下一步.进行器件

多IC芯片的管教众多,一个一个的添加引脚效率较低,网上有好的方法,现总结如下 1 在元件库.schlib中新建元件,画出框图和添加第一个PIN脚 2利用smart paste快速放置众多PIN脚(具体的PIN name/电气类型可先不设置).方法: 2.1选择第一个PIN脚,复制,编辑,阵列粘贴(注意垂直间距的正负与上下关系) 3在EXCLE中将芯片IC的名字和电气类型做成表格 4在.schlib中选中所有的PIN脚,然后打开SCHLIB LIST(如果没有选择PIN脚则LIST中为空,用shi

以前用Quartus II 每次新建工程时,都要设置工程名,选择工程路径,选择芯片型号等等,好麻烦呀!可不可以建一个工程模板,以后新建工程时直接改相应文件名就可以呀!后来我一琢磨,感觉也不是不可以.因此就有了下面的内容,大家可参考我说的方法试一试! 1. 在一个非中文目录下建立一个工程文件,取名为XXXX 2. 打开Quartus II软件,选择 File>New Project Wizard,设置工程保存路径和工程名字.我把工程模板建立在D:/FPGA/XXXX下面了,工程模板取名为XXXX,

前面几篇文章已经通过配置DTS的方式完成了多个驱动的移植,接下来我们解决TQ335x的触摸驱动问题.由于种种原因,TQ335x的触摸屏驱动是以模块方式提供的,且Linux官方内核中也没有带该触摸屏的驱动源码,单纯的配置DTS是无法完成TQ335x的触摸驱动移植工作的,因此,本文参考内核中原有的pixcir_i2c_ts驱动编写TQ335x的触摸屏(TN92)驱动. 在之前移植TQ210时,我已经编写过TQ210的触摸屏驱动,我的TQ335x还是使用的TQ210的屏,因此,难度不是很大.这里需要说

一.前言 会FPGA硬件描述语言.设计思想和接口协议,掌握些基本的算法是非常重要的,因此开设本专题探讨些基于AD DA数字信号处理系统的一些简单算法,在数字通信 信号分析与检测等领域都会或多或少有应用.我们还是从老生常谈的DDS函数发生器开始,讲解DAC ADC基本使用以及DDS算法原理与设计方式. 二.设计预期 功能:基于ROM的频率可调DDS正弦函数发生器 DAC ADC型号与设计参数:DAC为AD9708,更新速率125MSPS,精度8bit:ADC为AD9280,采样率32MSPS,精度

目的:做一个3输入,1输出模块:其中只要有2个输入为1则输出为1: 1.打开vivado创建一个工程 2.选择保存路径和名称 3.选择创建rtl文件且勾选下面的选项 4.选择芯片如xc7a35tift 5.进入主界面打开设置勾选-bin文件 6.创建源文件并命名为test 7.finish后弹出创建引脚框自己添加引脚 8.找到文件.v打开 9.开始编程 10.综合效果 11.仿真文件创建 12.命名且不用添加引脚 13.找到仿真文件 14.编程保存 15.综合仿真选 16.选择合适的大小 17.

将自己写的HDL代码封装成带AXI总线的IP 1.Tools->create and package IP 2.create AXI4总线的IP 3.新建block design 4.点击右键,选择edit in ip packager 此时生成了一个新的工程: 5.对生成的.v文件进行编辑 6.先修改顶层文件 添加一个LED输出端口 其实在文件的下面还可以添加自己的逻辑: 7.修改源文件 先添加端口,下面还有提示,编辑端口不要超过这条线.下面都是AXI总线的端口,不要去动它. 8.下一步操作

关于zynq7 中MIO的理解 Zynq7000有54个MIO,分配在GPIO的Bank0和Bank1,属于PS部分,这些IO与PS直接相连,不需要添加引脚约束,MIO信号对PL部分是不可见的,对MIO的操作完全是PS部分的操作. 结构框图: 1. 2. 3. 4. 5. 6. 7.

好久不见,因为博主最近两个月有点事情,加上接着考试,考完试也有点事情要处理,最近才稍微闲了一些,这才赶紧记录分享一篇博文.FPGA驱动4x4矩阵键盘.这个其实原理是十分简单,但是由于博主做的时候遇到了一些有意思的情况,所以我个人觉得值得记录分享一下. 首先找了本书看了下矩阵键盘的驱动原理,一般来说4x4矩阵键盘的原理图如下,有四根行线和四根列线,行选通和列选通可以确定键盘上的一个位置.从原理图上看出,在没有操作的情况下,行线上接了一个10K的上拉电阻接vcc,这使得键盘在没有按下时,四根行线始终

片上RAM和ROM的SOPC系统1.生成hex文件2.将hex文件添加到quartus工程中(添加qip文件)3.对工程进行全编译4.下载sof就可以看到程序运行5.将sof转换为jic文件,烧写到EPCS中,就能掉电保存 使用片外RAM作为CPU内存时候的程序固化方案 1.在Qsys中添加EPCS控制器2.slave连接到CPU的指令总线和数据总线3.将引脚信号导出(export)4.连接中断5.设置系统基地址6.设置CPU的复位向量为EPCS7.在Quartus工程中添加引脚并分配IO8.在

1. 首先创建一个库 2. 右键新创建的库,添加新的器件New Part 3. 修改器件属性 4. 添加引脚 添加完引脚之后如图,其中双击引脚,即可修改引脚名字和序号 5. 添加符号的外形 添加完外形之后,至此完成一个.

创建一个VRPawn 新建一个BluePrint,父类选择Pawn,我们命名为VRPawn,打开它. 添加一个Scene命名为CameraRoot 在CameraRoot节点下添加一个Camera 在DefaultSceneRoot下添加两个MotionContoller分别对应左手和右手,分别命名为"MotionController_L"和"MotionController_R"同时设置Visualization中的DisplayDeviceModel为True,

目标板:Zybo(7Z010) 主机操作系统:Ubuntu 14.04.5 LTS 64bit 交叉编译链: arm-xilinx-linux-gnueabi-       [gcc version 4.9.2 (Sourcery CodeBench Lite 2015.05-17)] Linaro系统:linaro-precise-ubuntu-desktop-20120923-436.tar.gz 〇.准备工作 1.交叉编译环境搭建,见之前的记录:Zynq7000开发系列-4(新:Xilin

前情提要:参考的是下面所说的原网页,只是原作者用的是vivado 2014.4,我用vivado 2018.2跑的,图是新的,内容大多“换汤不换药”,但是我在做的时候存在一些问题,我记录了下来并将解决方法加到了下面的文字中,因此在我的主机上是可以跑通的.不当之处多多包涵.如有侵权请联系删除. 目的:学会vivado PL-PS协同开发流程 平台:ZYBO开发板,zynq-7010 clg400芯片 工具:Vivado 2018.2 功能:实现PL-PS协同通信,PS通过AXI总线读取PL部分的G

一.GPIO原理 1.GPIO介绍 程序员通过软件代码可以独立和动态地对每个 GPIO 进行控制,使其作为输入.输出或中断. (1)通过一个加载指令,软件可以读取一个 GPIO 组内所有 GPIO 的值. (2)通过一个保存指令,将数据写到一个 GPIO 组内的一个或多个 GPIO . (3)在 ZYNQ-7000 SOC 内,GPIO 模块的控制寄存器和状态寄存器采用存储器映射方式,它的基地址为 0xE000_A000. (4)每个GPIO都提供了可编程的中断.通过软件程序代码可以实现:①读原

ZYNQ分为PS和PL,此博客实际上是FPGA中一个完整的FPGA工程的创建. PS:处理系统 (Processing System) 即ARM的Soc部分 PL:可编程逻辑(Programable Logic) 即FPGA部分 一.新建工程 1.打开Vivado,新建一个工程,Next 2.设置工程名称和工程所在目录,Next 3.选择第一项:RTL Project,Next 4.添加资源,可以直接Next 5.添加约束,可以直接Next 6.芯片型号选择xc7z020clg400-1,Nex

S02_CH02_MIO实验 2.1 GPIO简介 Zynq7000系列芯片有54个MIO(multiuse I/O),它们分配在 GPIO 的Bank0 和Bank1隶属于PS部分,这些IO与PS直接相连.不需要添加引脚约束,MIO信号对PL部分是透明的,不可见.所以对MIO的操作可以看作是纯PS的操作. GPIO的控制和状态寄存器基地址为:0xE000_A000,我们SDK下软件操作底层都是对于内存地址空间的操作. Bank0:MI0[31:0] Bank1:MI0[52:53] Bank2