探秘：TriCore处理器中断机制

1. TriCore与中断的简介

TriCore是德国英飞凌科技公司旗下的第一个为实时嵌入式系统而优化的统一的、32位的微控制器-DSP（Digital Signal Processing）处理器架构。TriCore的ISA（Instruction Set Architecture），即指令集体系结构，将微控制器的实时能力、DSP的计算能力以及RISC（Reduced Instruction Set Computing）负载 / 存储体系结构的高性能 / 价格特性，结合在了一个紧凑的可重编程核心中。

中断（Interrupt），指在计算机运行过程中，出现某些意外情况需主机干预时，机器能自动停止正在运行的程序并转入处理新情况的程序，处理完毕后又返回原被暂停的程序继续运行的过程。中断存在于计算机世界的各个角落，几乎所有的工作都离不开中断，可以说中断驱动了整个计算机系统。

2. TriCore处理器中断机制

2.1.TriCore中断系统介绍

TriCore中断系统支持多个中断源（如外设或外部输入源）通过向CPU生成中断信号以请求服务。中断系统还支持处理中断请求的附加单元的实现，例如第二CPU、标准DMA（Direct Memory Access）单元或PCP（Peripheral Control Processor）。

在本文中，这些附加单元被称为“服务提供者”，而中断请求被称为“服务请求”。除了主CPU外，一个服务请求节点SRN（Service Request Node）还可以选择3个“服务提供者”中的其中一个来提供服务。在一个给定的设备中实现的附加服务提供者的实际数量取决于实现数量。

来自各个模块的每个独立的中断或服务请求都会连接到一个服务请求节点，每个服务请求节点，都包含一个服务请求控制寄存器SRC（Request Control Register）。中断仲裁总线连接SRN与服务提供商的中断控制单元。

典型TriCore中断系统图如图1所示。

图 1 典型TriCore中断系统框图

2.2.TriCore中断系统重要组成部分介绍

2.2.1 SRN（Service Request Node）

每个服务请求节点SRN都包含一个服务请求控制寄存器SRC，以及与请求源模块和中断仲裁总线进行通信的必要逻辑。外设模块或其他模块可以有几个服务请求线，每个请求线都连接到相对应的SRN。

为了支持RTOS（Real-Time Operation System）代码中断的软件发布，TriCore架构定义了特殊的四个没有连接到外设或芯片上的任何其他模块上的CPU服务请求节点，这些SRN的中断请求位只能由软件来设置。

2.2.2 ICU（Interrupt Control Unit）

中断控制单元ICU负责管理中断系统，并仲裁传入的中断请求，以找到优先级最高的中断请求，并确定是否将该中断请求传递给“服务提供者”。中断控制单元的数量取决于在TriCore中实现的服务提供者的数量。每个ICU控制其相关的中断仲裁总线，并管理与其“服务提供者”的通信。

2.2.3 中断向量表（Interrupt Vector Table）

中断向量表IVT是一个包含中断服务例程ISR（Interrupt Service Routine）入口地址的数组。中断向量表存储在代码内存中。CPU接受中断时后，首先会在中断向量表中计算与中断优先级(ICR.PIPN位字段, ICR: Interrupt Control Register, 中断控制寄存器；PIPN: Pending Interrupt Priority Number)对应的地址。计算完成后的地址将会加载到程序计数器中，CPU随即开始执行相应指令。

中断向量表的基础寄存器BIV（Base of Interrupt Vector Table Register）存储中断向量表的基本地址。中断向量随着中断优先级的增加而增加。在中断启用前，可以在系统的初始化阶段中使用MTCR(Move To Condition Register)指令修改BIV寄存器。完成这项设置，即可拥有多个中断向量表，并通过改变BIV寄存器的内容在它们之间进行切换。

当中断产生时，CPU会从PIPN和BIV寄存器的内容中计算适当的中断服务例程作为入口点。如下图2所示，中断向量入口地址为 = 基地址（BIV）+ 中断优先级（PIPN）<< 5，中断服务例程从该地址开始执行。

图2 中断向量表入口地址计算

2.3.TriCore中断处理流程

TriCore中的中断是由ICU来控制的，当外设或软件模块向CPU请求中断后，该请求对应的中断优先级会先经过仲裁，然后被推至ICR.PIPN中。在完成中断向量（Interrupt Vector）入口地址的计算后，CPU跳转至改地址并开始执行ISR（中断服务例程）函数。

3. SkyEye——TriCore中断仿真模型

由迪捷软件自主研发的SkyEye全数字实时仿真软件，是基于可视化建模的硬件行为级仿真平台，用户可以利用拖拽的方式快速搭建任意的虚拟硬件平台，保证虚拟嵌入式系统的可靠性和实时性，进行嵌入式软件的开发和调试。SkyEye目前支持主流的嵌入式硬件平台，可以运行主流的操作系统，还能适配国内自主研发的操作系统天脉。通过利用基于LLVM的动态二进制翻译技术，SkyEye可以使虚拟处理器在典型的桌面计算机上的运行速度达到2000MIPS以上。其对标产品为美国风河公司的Simics。

SkyEye 实时仿真软件实现了TriCore 中断相关BIV寄存器和ICR寄存器的数据结构的仿真，并实现了这些寄存器每一位的功能逻辑。同时，SkyEye也仿真了ICU中断控制单元与SRN节点，可执行与真实TriCore硬件中完全一致的中断处理流程。

下图3为中断源为系统定时器STM（System Timer）的中断模型仿真图。

图 3 中断模型仿真图

引用：

英飞凌官方TriCore参考手册 tc1_6__architecture_vol1.pdf

原文链接：https://blog.csdn.net/digi2020/article/details/123269862