之前都是用的一段式状态机,逻辑与输出混在一起,复杂点的就比较吃力了。

所以就开始着手三段式状态机。

组合逻辑与时序逻辑分开,这样就能简单许多了。

但是两者在思考方式上也有着很大的区别。

三段式,分作:状态寄存器,次态组合逻辑,输出逻辑。

以下今天写完的程序。

 //state register
always@(posedge clk)
begin
if(!rst)begin
current <= IDLE;
end
else begin
current <= next;
end
end
//next state logic
always@(S_AXIS_tready or run or current)
begin
case(current)
IDLE:if(S_AXIS_tready)begin
if(run) next = WRIT;
else next = IDLE;
end
else begin
next = IDLE;
end
WRIT:if(S_AXIS_tready)begin
if(run) next = WRIT;
else next = IDLE;
end
else begin
if(run) next = WAIT;
else next = IDLE;
end
WAIT:if(S_AXIS_tready)begin
if(run) next = WRIT;
else next = IDLE;
end
else begin
if(run) next = WAIT;
else next = IDLE;
end
default:next = IDLE;
endcase
end
//output logic
always@(posedge clk)
begin
if(!rst)begin
S_AXIS_tvalid <= 'b0;
S_AXIS_tlast <= 'b0;
S_AXIS_tdata <= 'h00000000;
Gdata <= 'h00000000;
end
else begin
case(next)
IDLE:begin
S_AXIS_tlast <= 'b0;
S_AXIS_tvalid <= 'b0;
S_AXIS_tdata <= 'h00000000;
Gdata <= 'h00000000;
end
WRIT:begin
S_AXIS_tvalid <= 'b1;
if(S_AXIS_tdata <= 'h3ff)begin
Gdata <= Gdata + 'b1;
S_AXIS_tdata <= Gdata;
end
else begin
S_AXIS_tdata <= S_AXIS_tdata;//32'h00000000;
S_AXIS_tlast <= 'b1;
end
end
WAIT:begin
S_AXIS_tlast <= 'b0;
S_AXIS_tvalid <= 'b0;
S_AXIS_tdata <= S_AXIS_tdata;
end
default:begin
S_AXIS_tvalid <= 'bx;
S_AXIS_tlast <= 'bx;
S_AXIS_tdata <= 'hx;
end
endcase
end
end

下面是改成三段式前的代码

 always@(posedge clk) begin
if(!rst) begin
S_AXIS_tvalid <= 'b0;
S_AXIS_tlast <= 'b0;
S_AXIS_tdata <= 'd0;
state <= IDLE;
end
else begin
case(state) //状态机
IDLE: begin // idle
if(start_posedge && S_AXIS_tready) begin //启动信号到来且FIFO可写
S_AXIS_tvalid <= 'b1; //设置写FIFO有效
state <= WRIT;
end
else begin
S_AXIS_tvalid <= 'b0;
Gdata <= 'h0;
state <= IDLE;
end
end
WRIT:begin
if(S_AXIS_tready) begin //FIFO可写
Gdata <= Gdata + 'b1;
// S_AXIS_tdata <= Gdata;
S_AXIS_tdata <= S_AXIS_tdata;
if(S_AXIS_tdata == 'hfff) begin //判断是否结束
S_AXIS_tlast <= 'b1;//发送最后一个数据
state <= WAIT;
end
else begin//等待数据发完
S_AXIS_tlast <= 'b0;
state <= WRIT;
end
end
else begin//等待FIFO可写
S_AXIS_tdata <= S_AXIS_tdata;
state <= WRIT;
end
end
WAIT:begin
if(!S_AXIS_tready) begin //FIFO满则等待
S_AXIS_tvalid <= 'b1;
S_AXIS_tlast <= 'b1;
S_AXIS_tdata <= S_AXIS_tdata;
state <= WAIT;
end
else begin //写入结束
S_AXIS_tvalid <= 'b0;
S_AXIS_tlast <= 'b0;
S_AXIS_tdata <= 'd0;
state <= IDLE;
end
end
default: state <= IDLE;
endcase
end
end

参考

https://www.cnblogs.com/lifan3a/articles/4583577.html

https://blog.csdn.net/jason_child/article/details/60466050

Verilog笔记.三段式状态机的更多相关文章

  1. 10010序列检测器的三段式状态机实现(verilog)

    序列检测器是时序数字电路设计中经典的教学范例,夏宇闻的<verilog数字系统设计教程>一书中有这个例子,用verilog设计一个“10010”序列的检测器.看完后我觉得F和G两个状态多余 ...

  2. 简单三段式状态机实验2-LCD12864

    此实验是在“基于I2C EPPRPM(AT24C02B) + LCD12864实验”基础上,把LCD模块里的一段式状态机改成三段式,I2C EPPROM模块暂时未改出来,一步一步来吧,改完后代码下载到 ...

  3. 简单三段式状态机实验1-SOS

    一直想从一段式状态机切换到三段式状态机,从书上和网上不断搜寻三段式案例及方法,感觉很简单,就想拿之前做过的实验把一段式改成三段式,可是写起来并非那么简单,很棘手,改完后也没有成功,尤其状态机里面的计数 ...

  4. FPGA三段式状态机的思维陷阱

    用三段式描述状态机的好处,国内外各位大牛都已经说的很多了,大致可归为以下三点: 1.将组合逻辑和时序逻辑分开,利于综合器分析优化和程序维护; 2.更符合设计的思维习惯; 3.代码少,比一段式状态机更简 ...

  5. 基于FPGA的三段式状态机

    状态机分类: 通常, 状态机的状态数量有限, 称为有限状态机(FSM) .由于状态机所有触发器的时钟由同一脉冲边沿触发, 故也称之为同步状态机. 根据状态机的输出信号是否与电路的输入有关分为 Meal ...

  6. (原创)Verilog三段式状态机

    下面以上图一个简单的FSM说明三段式Verilog状态机范式: `timescale 1ns / 1ps module FSM( clk,rst_n, in1,in2, out1,out2, CS,N ...

  7. Verilog三段式状态机描述

    时序电路的状态是一个状态变量集合,这些状态变量在任意时刻的值都包含了为确定电路的未来行为而必需考虑的所有历史信息. 状态机采用VerilogHDL语言编码,建议分为三个always段完成. 三段式建模 ...

  8. verilog 三段式状态机的技巧

    三段式代码多,但是有时钟同步,延时少,组合逻辑跟时序逻辑分开并行出错少. (1)同步状态转移 (2)当前状态判断接下来的状态 (3)动作输出 如果程序复杂可以不止三个always   .always ...

  9. 三段式状态机 [CPLD/FPGA]

    状态机的组成其实比较简单,要素大致有三个:输入,输出,还有状态. 状态机描述时关键是要描述清楚前面提高的几个状态机的要素,即如何进行状态转移:每个状态的输出是什么:状态转移是否和输入条件相关等. 有人 ...

随机推荐

  1. 【SE】Week1 : 个人博客作业

    快速看完整部教材,列出你不懂的 5 - 10 个问题,发布在你的个人博客上. 1)针对书中提到的NABCD模型中的N,如何发掘市场不明确的潜在用户需求? 2)PM是否负责团队职责的分配以及工程模块的设 ...

  2. 剑指offer:数值的整数次方

    题目描述: 给定一个double类型的浮点数base和int类型的整数exponent.求base的exponent次方. 解题思路: 一开始直接用一个for循环做连乘,测了一下,发现这个指数可能是负 ...

  3. 云平台项目--学习经验--BootstrapValidate表单验证插件

    使用前提,需要加载jquery和bootstrap库.并且引入bootstrapValidator.js和bootstrapValidator.css文件然后建立一个form表单,添加表单控件,表单控 ...

  4. 老李的blog使用日记(3)

    匆匆忙忙.碌碌无为,这是下一个作业,VS,多么神圣高大上,即使这样,有多少人喜欢你就有多少人烦你,依然逃不了被推销的命运,这抑或是它喜欢接受的,但是作为被迫接受者,能做的的也只有接受,而已. 既来之则 ...

  5. DOM之节点类型加例子

    DOM= Document Object Model,文档对象模型,DOM可以以一种独立于平台和语言的方式访问和修改一个文档的内容和结构.换句话说,这是表示和处理一个HTML或XML文档的常用方法.D ...

  6. mysql & java & spring transaction isolation level

    mysql /*SESSION LEVEL*/ select @@tx_isolation; /*GLOBAL LEVEL*/ select @@global.tx_isolation; select ...

  7. Linux dd命令制作U盘启动盘

    linux下的dd命令来自于coreutils:http://www.gnu.org/software/coreutils/ https://jingyan.baidu.com/article/d45 ...

  8. KSOA单据保护表中Clientid解析为mac和ip

    SELECT DISTINCT a.*,ISNULL(c.client_net_address,'') AS client_net_address FROM ( SELECT * ,),,) ) ), ...

  9. Ubutnu linux 下升级python版本,以2.x升级到3.x为例

    Linux操作系统一般 都会自带python,但是python版本会比主流低,故升级python, 主要思路:自带的python的链接link文件是在/usr/bin 下,采用sudo apt-get ...

  10. spring 默认情况下事务是惟一的 同一个方法里面第一个sql开启后 在执行完 将事务传递给下一个sql

    spring 默认情况下事务是惟一的 同一个方法里面第一个sql开启后 在执行完 将事务传递给下一个sql